数字逻辑——精选推荐
- 格式：pdf
- 大小：159.04 KB
- 文档页数：10
数字逻辑
3)按计数增减分:加法计数器,减法计数器,加/减法计数器.
7.3.1 异步计数器
⼀,异步⼆进制计数器1,异步⼆进制加法计数器
分析图7.3.1 由JK触发器组成的4位异步⼆进制加法计数器.
分析⽅法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后⼀级触发器的时钟脉冲是前⼀级触发器的输出Q),再由波形图到状态表,进⽽分析出其逻辑功能.2,异步⼆进制减法计数器
减法运算规则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推.
注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采⽤同步清零⽅式.(2)CT74LS161的逻辑功能
①=0时异步清零.C0=0
②=1,=0时同步并⾏置数.
③==1且CPT=CPP=1时,按照4位⾃然⼆进制码进⾏同步⼆进制计数.
④==1且CPT·CPP=0时,计数器状态保持不变.
4,反馈置数法获得N进制计数器
⽅法如下:·写出状态SN-1的⼆进制代码.
·求归零逻辑,即求置数控制端的逻辑表达式.
·画连线图.
(集成计数器中,清零,置数均采⽤同步⽅式的有74LS163;均采⽤异步⽅式的有74LS193,74LS197,74LS192;清零采⽤异步⽅式,置数采⽤同步⽅式的有74LS161,74LS160;有的只具有异步清零功能,如
CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等)
试⽤CT74LS161构成模⼩于16的N进制计数器5,同步⼆进制加/减计数器
⼆,同步⼗进制加法计数器8421BCD码同步⼗进制加法计数器电路分析
三,集成同计数器1,集成⼗进制同步加法计数器CT74LS160
(1)CT74LS160的引脚排列和逻辑功能⽰意图
图7.3.3 CT74LS160的引脚排列图和逻辑功能⽰意图(2)CT74LS160的逻辑功能
①=0时异步清零.C0=0②=1,=0时同步并⾏置数.
③==1且CPT=CPP=1时,按照BCD码进⾏同步⼗进制计数.
④==1且CPT·CPP=0时,计数器状态保持不变.
2.集成⼗进制同步加/减计数器CT74LS190
其逻辑功能⽰意图如教材图7.3.15所⽰.功能如教材表7.3.10所⽰.
集成计数器⼩结:
集成⼗进制同步加法计数器74160,74162的引脚排列图,逻辑功能⽰意图与74161,74163相同,不同的是,74160和74162是⼗进制同步加法计数器,⽽74161和74163是4位⼆进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采⽤的是异步清零⽅式,⽽74162采⽤的是同步清零⽅式.74190是单时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74191相同.74192是双时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74193相同.7.3.3 利⽤计数器的级联获得⼤容量N进制计数器
计数器的级联是将多个计数器串接起来,以获得计数容量更⼤的N进制计数器.1,异步计数器⼀般没有专门的进位信号输出端,通常可以⽤本级的⾼位输出信号驱动下⼀级计数器计数,即采⽤串⾏进位⽅式来扩展容量.
举例:74LS290(1)100进制计数器
(2)64进制计数器
2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下⼀级计数器计数.同步计数器级联的⽅式有两种,⼀种级间采⽤串⾏进位⽅式,即异步⽅式,这种⽅式是将低位计数器的进位输出直接作为⾼位计数器的时钟脉冲,异步⽅式的速度较慢.另⼀种级间采⽤并⾏进位⽅式,即同步⽅式,这种⽅式⼀般是把各计数器的CP端连在⼀起接统⼀的时钟脉冲,⽽低位计数器的进位输出送⾼位计数器的计数控制端.
举例:74161(1)60进制
(2)12位⼆进制计数器(慢速计数⽅式)
12位⼆进制计数器(快速计数⽅式)
7.4 寄存器和移位寄存器
寄存器是由具有存储功能的触发器组合起来构成的.⼀个触发器可以存储1位⼆进制代码,存放n位⼆进制代码的寄存器,需⽤n个触发器来构成.
按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器只能并⾏送⼊数据,需要时也只能并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据既可以并⾏输⼊,并⾏输出,也可以串⾏输⼊,串⾏输出,还可以并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出,⼗分灵活,⽤途也很⼴.7.4.1 基本寄存器
概念:在数字电路中,⽤来存放⼆进制数据或代码的电路称为寄存器.1,单拍⼯作⽅式基本寄存器
⽆论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并⾏数据输⼊端的数据D0～D3,就⽴即被送⼊进寄存器中,即有:2.双拍⼯作⽅式基本寄存器
(1)清零.CR=0,异步清零.即有:
(2)送数.CR=1时,CP上升沿送数.即有:(3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变.
7.4.2 移位寄存器
1.单向移位寄存器
四位右移寄存器:
时钟⽅程:
驱动⽅程:
状态⽅程:
右移位寄存器的状态表:
输⼊
现态
次态Di CP
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输⼊4个1
单向移位寄存器具有以下主要特点:
单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移.n位单向移位寄存器可以寄存n位⼆进制代码.n个CP脉冲即可完成串⾏输⼊⼯作,此后可从Q0～Qn-1端获得并⾏的n位⼆进制数码,再⽤n个CP脉冲⼜可实现串⾏输出操作.
若串⾏输⼊端状态为0,则n个CP脉冲后,寄存器便被清零.2.双向移位寄存器
M=0时右移M=1时左移
3.集成双向移位寄存器74LS194
CT74LS194的引脚排列图和逻辑功能⽰意图:
CT74LS194的功能表:
⼯作状态0 × × ×
1 0 0 ×
1 1 0 ↑
1 1 1 ×
异步清零
保持
右移
左移
并⾏输⼊7.4.3 移位寄存器的应⽤
⼀,环形计数器1,环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏输出端相连, 构成⼀个闭合的环.
结构特点:,即将FFn-1的输出Qn-1接到FF0的输⼊端D0.
⼯作原理:根据起始状态设置的不同,在输⼊计数脉冲CP的作⽤下,环形计数器的有效状态可以循环移位⼀个1,也可以循环移位⼀个0.即当连续输⼊CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.
实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全⼀致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n2,能⾃启动的4位环形计数器
状态图:
由74LS194构成的能⾃启动的4位环形计数器
时序图
⼆,扭环形计数器1,扭环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏反相输出端相连,构成⼀个闭合的环.
实现扭环形计数器时,不必设置初态.扭环形计数器的进制数N与移位寄存器内的触发器个数n满⾜N=2n的关系
结构特点为:,即将FFn-1的输出接到FF0的输⼊端D0.
状态图:2,能⾃启动的4位扭环形计数器
7.4.4 顺序脉冲发⽣器
在数字电路中,能按⼀定时间,⼀定顺序轮流输出脉冲波形的电路称为顺序脉冲发⽣器.
顺序脉冲发⽣器也称脉冲分配器或节拍脉冲发⽣器,⼀般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输⼊端送⼊,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按⼀定时间,⼀定顺序轮流为1,或者轮流为0.前⾯介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发⽣器.
⼀,计数器型顺序脉冲发⽣器
计数器型顺序脉冲发⽣器⼀般⽤按⾃然态序计数的⼆进制计数器和译码器构成.
举例:⽤集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发⽣器.
⼆,移位型顺序脉冲发⽣器◎移位型顺序脉冲发⽣器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发⽣器.
◎时序图:
◎由CT74LS194构成的顺序脉冲发⽣器
见教材P233的图7.4.6和图7.4.77.5 同步时序电路的设计(略)
7.6 数字系统⼀般故障的检查和排除(略)
本章⼩结
计数器是⼀种应⽤⼗分⼴泛的时序电路,除⽤于计数,分频外,还⼴泛⽤于数字测量,运算和控制,从⼩型数字仪表,到⼤型数字电⼦计算机,⼏乎⽆所不在,是任何现代数字系统中不可缺少的组成部分.
计数器可利⽤触发器和门电路构成.但在实际⼯作中,主要是利⽤集成计数器来构成.在⽤集成计数器构成N进制计数器时,需要利⽤清零端或置数控制端,让电路跳过某些状态来获得N进制计数器.
寄存器是⽤来存放⼆进制数据或代码的电路,是⼀种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取⽤.
寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器的数据只能并⾏输⼊,并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据可以并⾏输⼊,并⾏输出,串⾏输⼊,串⾏输出,并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出.
寄存器的应⽤很⼴,特别是移位寄存器,不仅可将串⾏数码转换成并⾏数码,或将并⾏数码转换成串⾏数码,还可以很⽅便地构成移位寄存器型计数器和顺序脉冲发⽣器等电路.
在数控装置和数字计算机中,往往需要机器按照⼈们事先规定的顺序进⾏运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,⽽且要求这些控制信号在时间上有⼀定的先后顺序.通常采取的⽅法是,⽤⼀个顺序脉冲发⽣器来产⽣时间上有先后顺序的脉冲,以控制系统各部分协调地⼯作.
顺序脉冲发⽣器分计数型和移位型两类.计数型顺序脉冲发⽣器状态利⽤率⾼,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产⽣竞争冒险,需要采取措施消除.移位型顺序脉冲发⽣器没有竞争冒险问题,但状态利⽤率低.
由JK触发器组成的4位异步⼆进制减法计数器的⼯作情况分析略.
⼆,异步⼗进制加法计数器
由JK触发器组成的异步⼗进制加法计数器的由来:在4位异步⼆进制加法计数器的基础上经过适当修改获得.
有效状态:0000——1001⼗个状态;⽆效状态:1010～1111六个状态.
三,集成异步计数器CT74LS290
为了达到多功能的⽬的,中规模异步计数器往往采⽤组合式的结构,即由两个独⽴的计数来构成整个的计数器芯⽚.如:74LS90(290):由模2和模5的计数器组成;
74LS92 :由模2和模6的计数器组成;
74LS93 :由模2和模8的计数器组成.
1.CT74LS290的情况如下.
(1)电路结构框图和逻辑功能⽰意图
(2)逻辑功能
如下表7.3.1所⽰.
注:5421码⼗进制计数时,从⾼位到低位的输出为.2,利⽤反馈归零法获得N(任意正整数)进制计数器
⽅法如下:
