计算机组成原理存储器举例讲解PPT课件
- 格式：ppt
- 大小：3.04 MB
- 文档页数：149
下载文档原格式
合集下载
计算机组成原理ppt文档可修改全文
⒌可靠性：指在规定的时间内，存储器无故障读/写的概率。通 常用MTBF(Mean Time Between Failures)。可以理解为连续两次故 障之间的平均间隔。
⒍性能价格比C/S
C是指存储器价格： S是存储器的总容量。
4.1.4存储器系统的层次结构 存储大量数据的传统办法是采用如图4-3所示的层次存储结构。
（a） 集中刷新
②分散刷新： 将每个读写周期分为两段。前一段时间tM为正常读/写操作，后一 段时间tR为刷新操作。设每个读/写周期为0.5 s，则分散刷新方法 中的读/写周期为1s，虽然消除了死区，但速度降低一倍。2ms内 只能进行2000次读/写操作，同时进行2000次的刷新操作(过于频繁)， 没有充分利用2ms刷新周期的间隔。读/写次数比集中刷新少了1872 次。
计算机组成原理
图4-1 主存储器的基本组成
主存中可寻址的最小单位称为编址单位。
某些计算机是按字进行编址的，最小的可寻址信息单元是一个机 器字，连续的存储器地址对应于连续的机器字。 • 目前多数计算机是按字节编址的，最小可寻址单位是一个字节。 • 一个32位字长的按字节寻址的计算机，一个存储器字包含四个可 单独寻址的字节单元，由地址的低两位来区分。 • 地址寄存器
• 地址译码与驱动电路的作用 • 读写电路与数据寄存器的作用 • 时序控制电路 • 主存储器用于存放CPU正在运行的程序和数据，它和CPU的关系 最为密切。主存与CPU间的连接是由总线支持的，连接形式如图42所示。 • 存储器基本操作是读(取)和写(存)。
图4-2 主存与CPU间的连接
目前多数计算机采用同步方式，数据传送在固定的时间间隔内完 成，此时间间隔构成了存储器的一个存储周期。
FAMOS存储电路
⑶用电实现擦除的PROM(electrically erasable programmable ROM。EEPROM)
⒍性能价格比C/S
C是指存储器价格： S是存储器的总容量。
4.1.4存储器系统的层次结构 存储大量数据的传统办法是采用如图4-3所示的层次存储结构。
（a） 集中刷新
②分散刷新： 将每个读写周期分为两段。前一段时间tM为正常读/写操作，后一 段时间tR为刷新操作。设每个读/写周期为0.5 s，则分散刷新方法 中的读/写周期为1s，虽然消除了死区，但速度降低一倍。2ms内 只能进行2000次读/写操作，同时进行2000次的刷新操作(过于频繁)， 没有充分利用2ms刷新周期的间隔。读/写次数比集中刷新少了1872 次。
计算机组成原理
图4-1 主存储器的基本组成
主存中可寻址的最小单位称为编址单位。
某些计算机是按字进行编址的，最小的可寻址信息单元是一个机 器字，连续的存储器地址对应于连续的机器字。 • 目前多数计算机是按字节编址的，最小可寻址单位是一个字节。 • 一个32位字长的按字节寻址的计算机，一个存储器字包含四个可 单独寻址的字节单元，由地址的低两位来区分。 • 地址寄存器
• 地址译码与驱动电路的作用 • 读写电路与数据寄存器的作用 • 时序控制电路 • 主存储器用于存放CPU正在运行的程序和数据，它和CPU的关系 最为密切。主存与CPU间的连接是由总线支持的，连接形式如图42所示。 • 存储器基本操作是读(取)和写(存)。
图4-2 主存与CPU间的连接
目前多数计算机采用同步方式，数据传送在固定的时间间隔内完 成，此时间间隔构成了存储器的一个存储周期。
FAMOS存储电路
⑶用电实现擦除的PROM(electrically erasable programmable ROM。EEPROM)
计算机组成原理 第3章_存储系统PPT课件
存取时间又称存储器访问时间，是指从启动一次存储器操作到 完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操 作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储 器存取时间。1s=103ms=106μs=109ns
存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。
.
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M,
k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题：
1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。）
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片 选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字扩 展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7相 连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
存储周期是指连续启动两次读操作所需间隔的最小时间。通常， 存储周期略大于存取时间，其时间单位为ns(纳秒）。
.
⑶ 字位同时扩展：在字向和位向上同时进行扩展 一个的容量假定为 M ×N 位，若使用 l × k 位的芯片（ l < M,
k < N),需要在字向和位向同时进行扩展。此时共需要 （ M / l )） × （ N / k ）个存储器芯片。 思考题：
1、32K × 16表什么意思?(32K=215,15根地址线,16根数据线) 2、构成 4M× 32存储器需要16K × 8的芯片多少片？ （ 16K= 214 , 4M= 222，故需要芯片: (4M/ 16K)*(32/8)=1024, 22根地址线中有22-14=8根用作片选线，14根地址线。）
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片 选信号端连接到片译在码器的输出端。图3.7所示出用16K × 8位的芯片采用字扩 展法组成64K × 8位的存储器连接图。图中4个芯片的数据线与数据总线D0-D7相 连，地址总线低位地址A0-A13与各芯片的14位地址端相连，两位高位地址A14， A15经译码器和4个选端相连。
计算机组成原理10存储器.ppt
改变存储器的硬件结构
存储系统组织
从存储器考虑提高系统性能的措施：
1. 采用双端口存储器 2. 采用多模块存储器 3. 并行处理机和多处理机系统 4. 采用高速缓冲存储器 5. 虚拟存储器 6. 相联存储器
寄存器1-5ns 片内CACHE 2-10ns 片外CACHE 10-20ns 主存20-100ns 硬盘10ms 磁带10ms-10s
磁记录编码方式
3、不归零1制（NRZ1） 写入规律：见1就翻 见下图写电流波形 写0时，写入电流维持原方向不变（-I 或 +I） 写1时，写入电流方向翻转（-I+I 或 +I-I ）
001101 +I
I -I
缺点：没有自同步能力：加外同步信号 优点：转变区少，密度高
磁记录编码方式
4、调相制（PM） 写入规律： 见下图写电流波形 写0，在位单元中间位置让写入电流负跳变（ +I-I ） 写1，在位单元中间位置让写入电流正跳变（-I+I ） 001101
标记 15页
把CACHE的16页分为8组 把主存的2048页分为256
组，每组8页。 把主存的每组的8页分别
和CACHE的8组对应
内存
0页 1页 … 7页 8页 9页 … 15页 … 2047页
2பைடு நூலகம்位主存地址
8位 0组
3位 9位
组地址 页内 地址
13位Cache地址 1组
…
3位
1位 9位
命中
主存
3.多体交叉存取
M0 M1 M2 M3
主存分成若干独立存储
0 4
1 5
2 6
3 7
体。
在一个存取周期中，
CPU交叉访问多个体， 缩短平均访存时间。
存储系统组织
从存储器考虑提高系统性能的措施：
1. 采用双端口存储器 2. 采用多模块存储器 3. 并行处理机和多处理机系统 4. 采用高速缓冲存储器 5. 虚拟存储器 6. 相联存储器
寄存器1-5ns 片内CACHE 2-10ns 片外CACHE 10-20ns 主存20-100ns 硬盘10ms 磁带10ms-10s
磁记录编码方式
3、不归零1制（NRZ1） 写入规律：见1就翻 见下图写电流波形 写0时，写入电流维持原方向不变（-I 或 +I） 写1时，写入电流方向翻转（-I+I 或 +I-I ）
001101 +I
I -I
缺点：没有自同步能力：加外同步信号 优点：转变区少，密度高
磁记录编码方式
4、调相制（PM） 写入规律： 见下图写电流波形 写0，在位单元中间位置让写入电流负跳变（ +I-I ） 写1，在位单元中间位置让写入电流正跳变（-I+I ） 001101
标记 15页
把CACHE的16页分为8组 把主存的2048页分为256
组，每组8页。 把主存的每组的8页分别
和CACHE的8组对应
内存
0页 1页 … 7页 8页 9页 … 15页 … 2047页
2பைடு நூலகம்位主存地址
8位 0组
3位 9位
组地址 页内 地址
13位Cache地址 1组
…
3位
1位 9位
命中
主存
3.多体交叉存取
M0 M1 M2 M3
主存分成若干独立存储
0 4
1 5
2 6
3 7
体。
在一个存取周期中，
CPU交叉访问多个体， 缩短平均访存时间。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理存储器课件
高速缓存（Cache）
要点一
总结词
高速存储器，用于要点二
详细描述
高速缓存（Cache）是一种特殊的存储器，它的读写速度 非常快，通常由静态随机存取存储器（SRAM）构成。 Cache用于暂存CPU所需的数据和指令，以减少CPU直接 访问主存的次数，从而提高计算机系统的性能。当CPU需 要访问内存时，它会首先检查所需数据是否在Cache中。 如果是，则直接从Cache中读取数据；否则，需要从主存 中读取数据，并将其复制到Cache中以便将来快速访问。
存储器。
半导体存储器
20世纪60年代出现，以其高速 、低功耗、高集成度的优点逐 渐取代了磁芯存储器。
磁表面存储器
20世纪70年代出现，以其高容 量、低成本、易维护的优点广 泛应用于外存储器领域。
光盘存储器
20世纪80年代出现，以其大容 量、非接触式读写的优点在数 据备份和多媒体领域得到广泛
应用。
02
内存储器的管理方式
• 总结词：操作系统对内存储器的分配、回收、共享、保护和扩充等管理方式的总称。
• 详细描述：内存储器的管理方式是指操作系统对内存储器的分配、回收、共享、保护和扩充等管理方式的总称。操作系统需要有效地管理内存储器，以确保程序的正常运行和系统的稳 定性。具体来说，操作系统会根据程序的运行需求为其分配适当的内存空间，并在程序运行结束后回收这些空间。此外，为了提高内存储器的利用率，操作系统还支持多个程序共享同 一内存空间。同时，为了保护每个程序的正常运行，操作系统会采取相应的保护措施来防止非法访问和修改。此外，操作系统还可以通过一些技术手段来扩充内存储器的容量，以满足 日益增长的计算需求。
03
主存与外存的容量和访问速度 存在较大差异，主存的容量较 小但访问速度较快，而外存的 容量较大但访问速度较慢。
计算机组成原理第5章存储器PPT课件
锁存器
译 i条
码 器
RAM单元阵列
2i × 2(2m-i)
译
码 器
2m-i条
门电路
CAS(列) WE RAS(行)
时钟发生器
特点：外部地址线是内部地址的一半
输入输出缓冲器 n条
I/On-1—I/O 0
10 2020/12/4
mwhua@
DRAM典型芯片
返回
芯片容量
I/O1 1
性随机存储器MRAM也作了必要的介绍。在介绍内存区域划分、
内存层次结构之后，重点讨论了存储器的扩展技术以及
CMOS/BIOS/Shadow RAM。
【学习目标】
1. 半导体存储器种类及性能指标，掌握SRAM、DRAM、MROM
、PROM、EPROM、EEPROM、Flash及FRAM的工作原理。
2. 了解微机内存区域划分及层次结构，了解8～64位不同结构的存
储器组织，了解内存模块、Cache、虚拟存储器等概念。
3. 掌握存储器的扩展技术
4. 了 解 COMS 、 BIOS/Shadow RAM 的 含 义 及 功 能 ， 掌 握 对
CMOS RAM的读写技术。
1
2020/12/4
mwhua@
第5章 微型计算机的存储器
5.1 存储器概述 5.2 易失性随机存取存储器 5.3 只读存储器 5.4 新型非易失性随机存取存储器 5.5 内存区域划分 5.6 存储器的扩展与组织 5.7 存储器层次结构 5.8 CMOS\ROM BIOS和Shadow RAM
半导体存储器
MROM－掩膜型只读存储器 PROM－一次可编程只读存储器
ROM EPROM－紫外线可擦除可编程只读存储器，早期ROM BIOS E2PROM-电可擦除可编程只读存储器
译 i条
码 器
RAM单元阵列
2i × 2(2m-i)
译
码 器
2m-i条
门电路
CAS(列) WE RAS(行)
时钟发生器
特点：外部地址线是内部地址的一半
输入输出缓冲器 n条
I/On-1—I/O 0
10 2020/12/4
mwhua@
DRAM典型芯片
返回
芯片容量
I/O1 1
性随机存储器MRAM也作了必要的介绍。在介绍内存区域划分、
内存层次结构之后，重点讨论了存储器的扩展技术以及
CMOS/BIOS/Shadow RAM。
【学习目标】
1. 半导体存储器种类及性能指标，掌握SRAM、DRAM、MROM
、PROM、EPROM、EEPROM、Flash及FRAM的工作原理。
2. 了解微机内存区域划分及层次结构，了解8～64位不同结构的存
储器组织，了解内存模块、Cache、虚拟存储器等概念。
3. 掌握存储器的扩展技术
4. 了 解 COMS 、 BIOS/Shadow RAM 的 含 义 及 功 能 ， 掌 握 对
CMOS RAM的读写技术。
1
2020/12/4
mwhua@
第5章 微型计算机的存储器
5.1 存储器概述 5.2 易失性随机存取存储器 5.3 只读存储器 5.4 新型非易失性随机存取存储器 5.5 内存区域划分 5.6 存储器的扩展与组织 5.7 存储器层次结构 5.8 CMOS\ROM BIOS和Shadow RAM
半导体存储器
MROM－掩膜型只读存储器 PROM－一次可编程只读存储器
ROM EPROM－紫外线可擦除可编程只读存储器，早期ROM BIOS E2PROM-电可擦除可编程只读存储器
计算机组成原理32随机读写存储器幻灯片PPT
一个采用双译码结构的4096×1的存储单元矩阵 的译码过程
驱动器: 双译码结构中，在译码器输出后加驱动器， 驱动挂在各条X方向选择线上的所有存储元电路。
2.SRAM存储器的组成
I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。 片选: 在地址选择时，首先要选片,只有当片选 信号有效时，此片所连的地址线才有效。 输出驱动电路:为了扩展存储器的容量，常需要 将几个芯片的数据线并联使用；另外存储器的 读出数据或写入数据都放在双向的数据总线上。
计算机组成原理32随机读 写存储器幻灯片PPT
本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！
❖3.2.1 SRAM存储器
➢1.基本存储元 ➢2.SRAM存储器的组成 ➢3.SRAM存储器芯片实例 ➢4.存储器与CPU连接 ➢5.存储器的读、写周期
✓单管存储元电路和四管存储元电路对比
名称
优点
缺点
四管存储元电路 单管存储元电路
外围电路比较简单， 管子多，占用的芯片 刷新时不需要另加 面积大 外部逻辑
元件数量少，集成 度高
需要有高鉴别能力的 读出放大器配合工作， 外围电路比较复杂。
➢3. DRAM存储芯片实例
DRAM存储器芯片由存储体与外围电路构成。但 它集成度要高，外围电路更复杂。 16K的DRAM存储器片2116的逻辑结构示意图。Βιβλιοθήκη 3.SRAM存储器芯片实例
2114存储器芯片的逻辑结构方框图 由于读操作与写操作是分时进行的，读时不写， 写时不读，因此，输入三态门与输出三态门是 互锁的，数据总线上的信息不致于造成混乱。
驱动器: 双译码结构中，在译码器输出后加驱动器， 驱动挂在各条X方向选择线上的所有存储元电路。
2.SRAM存储器的组成
I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。 片选: 在地址选择时，首先要选片,只有当片选 信号有效时，此片所连的地址线才有效。 输出驱动电路:为了扩展存储器的容量，常需要 将几个芯片的数据线并联使用；另外存储器的 读出数据或写入数据都放在双向的数据总线上。
计算机组成原理32随机读 写存储器幻灯片PPT
本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！
❖3.2.1 SRAM存储器
➢1.基本存储元 ➢2.SRAM存储器的组成 ➢3.SRAM存储器芯片实例 ➢4.存储器与CPU连接 ➢5.存储器的读、写周期
✓单管存储元电路和四管存储元电路对比
名称
优点
缺点
四管存储元电路 单管存储元电路
外围电路比较简单， 管子多，占用的芯片 刷新时不需要另加 面积大 外部逻辑
元件数量少，集成 度高
需要有高鉴别能力的 读出放大器配合工作， 外围电路比较复杂。
➢3. DRAM存储芯片实例
DRAM存储器芯片由存储体与外围电路构成。但 它集成度要高，外围电路更复杂。 16K的DRAM存储器片2116的逻辑结构示意图。Βιβλιοθήκη 3.SRAM存储器芯片实例
2114存储器芯片的逻辑结构方框图 由于读操作与写操作是分时进行的，读时不写， 写时不读，因此，输入三态门与输出三态门是 互锁的，数据总线上的信息不致于造成混乱。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/7/30
12
3.1.3 主存储器的技术指标——存储速度
存取时间(访问时间)
从启动一次访问操作到完成该操作为止所经历的时间；
以ns为单位，存取时间又分读出时间、写入时间两种。
存取周期
存储器连续启动两次独立的访问操作所需的最小间隔时间。
以ns为单位，存取周期=存取时间+复原时间。
存储器带宽
缺点：集成度低，功耗大，价格高；
动态RAM（DRAM）
主要用于构成系统主存
由MOS电路中的栅极电容保存二进制信息；
优点：集成度高，功耗约为SRAM的1/6，价格低；
缺点：访问速度慢，电容的放电作用会使信息丢失，要长 期保存数据必须定期刷新存储单元；
主要种类有：SDRAM、DDR SDRAM
每秒从存储器进出信息的最大数量；
单位为位/秒或者字节/秒。
2020/7/30
13
求存储器带宽的例子
设某存储系统的存取周期为500ns，每个存取周期可 访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 ╳10-9)秒 = 3.2 ╳ 107 位/秒 = 32 ╳ 106 位/秒 = 32M位/秒
2020/7/30
5
3.1.1 存储器分类（1/3）
按存储介质分
系统主存、 Cache
半导体存储器：用半导体器件(MOS管)组成的存储器； 软盘
磁表面存储器：用磁性材料(磁化作用)做成的存储器；
硬盘 磁带
光盘存储器：用光介质(光学性质)构成的存储器； 光盘
按存取方式分
半导体
随机存储器：存取时间和存储单元的物理位置无关； 存储器
辅助存储器 磁盘、光盘存储器 不能被CPU直接访问，速度较慢，用于保存系统中的所有 的程序和数据；
高速缓冲存储器（Cache） 半导体存储器
能够被CPU直接访问，速度快，用于保存系统当前运行中 频繁使用的程序和数据；
控制存储器 半导体存储器
CPU内部的存储单元。
2020/7/30
8
3.1.2 存储器的分级结构
动画演示： 3-1.swf
2020/7/30
9
3.1.2 存储器的分级结构（1/2）
系统对存储器的要求：大容量、高速度、低成本 三级存储系统结构
CPU
缓存
主存
辅存
缓存－主存层次 主存－辅存层次 Nhomakorabea1、加上cache的目的为提高速度 1、降低了成本，扩大了容量
2、内存包括cache和主存
2、虚存系统包括主存和辅存
以上过程均由操作系统管理。
2020/7/30
11
3.1.3 主存储器的技术指标——存储容量
存储容量：指存储器能存放二进制代码的总数。
存储容量=存储单元个数×存储字长
用a×b表示
存储容量=存储单元个数×存储字长/8
单位为B（字节）
要求： 已知存储容量，能计算出该存储器的地址线和数据线的根数。
例如 某机存储容量为 2K×16，则该系统所需的地址线为 11根， 数据线位数为 16 根。
在CPU看来，容量相当于辅存容量，速度相当于CACHE速度。
2020/7/30
10
3.1.2 存储器的分级结构（2/2）
存储器分级结构中应解决的问题： 当需从辅存中寻找指定内容调入主存时，如何准确定位？ 依靠相应的辅助软硬件。 当CPU访问cache，而待访问内容不在cache中时，应如何 处理？ 从主存向cache中调入相应内容。
2020/7/30
14
3.2 SRAM存储器
3.2.0 主存储器的构成 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图
2020/7/30
15
3.2.0 主存储器的构成
静态RAM（SRAM）
主要用于构成Cache
由MOS电路构成的双稳触发器保存二进制信息； 优点：访问速度快，只要不掉电可以永久保存信息；
（理解） （理解） （掌握） （理解） （理解） （掌握）
2020/7/30
3
学习要求
理解存储系统的基本概念 熟悉主存的主要技术指标 掌握主存储器与CPU的连接方法 理解Cache的基本概念及工作原理 掌握Cache-主存地址映射方法
2020/7/30
4
3.1 存储器概述
3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标
位线/D
19
2020/7/30
20
2020/7/30
16
主存和CPU的联系
MDR
CPU MAR
数据总线
读 写 地址总线
主存
2020/7/30
17
3.2.1 基本的静态存储元阵列
基本存储元
6个MOS管形成一位存储元； 非易失性的存储元 64×4位的SRAM结构图
动画演示： 3-2.swf
存储体排列成存储元阵列，不一定以存储单元形式组织；
按信息易失性分
半导体
易失性存储器：断电后信息即消失的存储器； 存储器
非易失性存储器：断电后仍能保存信息的存储器；
磁盘 光盘
2020/7/30
7
3.1.1 存储器分类（3/3）
按在计算机系统中的作用分
主存储器
半导体存储器
能够被CPU直接访问，速度较快，用于保存系统当前运行
所需的所有程序和数据；
第三章 存储器
整体概述
概况一
点击此处输入相关文本内容 点击此处输入相关文本内容
概况二
点击此处输入相关文本内容 点击此处输入相关文本内容
概况三
点击此处输入相关文本内容 点击此处输入相关文本内容
目录
3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 CACHE存储器
顺序存储器：存取时间和存储单元的物理位置有关； 磁带
半顺序存储器：存取时间部分地依赖于存储单元的物理位置；
磁盘存储器
2020/7/30
6
3.1.1 存储器分类（2/3）
按存储内容可变性分
只读存储器(ROM)
只能读出而不能写入的半导体存储器； 随机读写存储器(RAM)：
半导体 存储器
既能读出又能写入的半导体存储器；
芯片封装后，3种外部信号线
地址线：2n个单元，对应有n根地址线；
地址信号经过译码电路，产生每个单元的字线选通信号；
数据线：每个单元m位，对应有m根数据线；
控制线：读写控制信号 R/W
R/W =1，为读操作；R/W =0，为写操作；
2020/7/30
18
SRAM
六 管
位线D
存 储 元 电 路
2020/7/30