单片机备课笔记
- 格式:doc
- 大小:274.50 KB
- 文档页数:90
第一章 绪 论
计算机组成
1946年由美国宾夕法尼亚大学研制 ENIAC(Electronic
Numerical Integrator And calculator),运算速度 5000次/秒,功耗150kw/h,占地170m2 ,造价100万美元。
1.1 单片微型计算机
计算机的组成结构
单片机的应用
单片机价格低廉、功能完善,面向实时控制。
单片机主要为工业测控而设计,具有三高优势(集成度高、可靠性高、性价比高)。应用于工业检测与控制、计算机外设、智能仪器仪表、通讯设备、家用电器等,特别适合于嵌入式微型机应用系统。
1.1 单片微型计算机
•单片机开发系统有单片单板机和仿真器。实现单片机应用系统的硬、软件开发。
•单片机的发展概况
–1976 8位单片机(Intel MCS-48 系列)
片内存储器容量、寻址空间较小(ROM<2K、RAM<128、寻址空间<4K) ,只有并行I/O接口,指令功能较弱
–1980 高档8位单片机(Intel MCS-51系列)
片内存储器容量增大(ROM:4-8K、RAM:128-256、寻址空间:64K) ,增设了全双工串行口,扩充了中断源和优先级,指令功能增强
51子系列:8031/8051/8751
52子系列:8032/8052/8752
低功耗型80C31
高性能型80C252
廉价型89C2051/1051
•单片机的发展概况
–1983- 16位单片机(Intel MCS-96 系列)
8098/8096、80C198/80C196
16位的CPU,采用寄存器—寄存器结构,ROM:8K,RAM:232,5个I/O,一个全双工串行I/O,高速I/O,10位A/D转换器,脉宽调制输出,8个中断源等。
–32位单片机(MCS-80960)
主频可达33MHZ,一般运算速度达20MIPS,设有DMA总线、中断控制器等
•单片机的发展趋势
–不断推出高档、高性能单片机
32位单片机可以应用于复杂的控制系统,如汽车发动机、航天航空、高级机器人、通信系统等。
– 高新技术下移,重点提高8位单片机的性能
8位单片机已能基本满足一般实时测控系统的需要,所以各家公司把16位单片机的功能下移,增强和提高8位单片机的性能。
–不断采用新工艺,实现低功耗、宽电压、高速度和高可靠性
–日趋单片使用
1.2 INTEL MCS 系列单片机简介
•MCS-48系列单片机见表1.1
•MCS-51系列单片机见表1.2
•8051、8031、8751称为 51子系列。
不同型号MCS-51单片机CPU处理能力和指令系统完全兼容,只是存储器和I/O接口的配置有所不同。
– 8031、8051和8751的主要区别:8031片内无ROM,8051片内有4K ROM,8751片内有4K EPROM
– 8051和8052的主要区别: 8052片内有8K ROM,256RAM
– 8031/51和80C31/C51的区别:是否低功耗
1.3 单片机工业产品的概念
•民用、军用和工业级产品的特点:
– 温度范围不同。民用0-70℃,军用-65-125 ℃ ,工业-40-85 ℃ 。
– 可靠性和售价不同。工业级产品的可靠性比民用高,售价较军用低。
第 二 章 MCS-51单片机系统结构
2.1 MCS-51单片机硬件组成结构
2.2 8051单片机引脚功能说明
2.3 中央处理器CPU
2.4 并行I/O口结构2.5 RST/VPD引脚功能
2.1 MCS-51单片机硬件结构
MCS-51硬件配置基本配置:
8 位CPU
振荡器和时钟电路
片内4K/8K字节ROM/EPROM、128/256字节RAM
可寻址外部程序存储器和数据存储器各64K字节
二十多个特殊功能寄存器
片内32 线并行 I/O 接口
2/3个片内16位定时器/计数器
片内中断处理系统(5/6个中断源,2个优先级)
1个片内全双工串行I/O口
位处理功能
MCS-51单片机内部硬件结构
2.2 8051单片机引脚功能说明
采用HMOS工艺的8051单片机采用40条引脚双列直插式封装(DIP)方式,采用CHMOS工艺的80C51单片机还采用方形封装方式。
主电源: Vss(20)—电路地电平
Vcc(40)—正常运行和编程校验时为+5V电源
控制、选通或电源复用引脚
RST/VPD (9)— 复位信号输入端和备用电源输入端
ALE(30)— 地址锁存允许信号端
PSEN(29)— 外部程序存储器读选通信号端
EA/VPP (31)— 程序存储器选择信号端和编程电源输入端
外接晶振或振荡器引脚:
XTAL1(19)— 片内振荡器反向放大器的输入端,采用外部振荡器时接地。
XTAL2(18)— 片内振荡器反向放大器的输出端和内部时钟发生器的输入端。采用外部振荡器时的输入端。
外部时钟方式: 外部振荡器输入振荡信号。
内部时钟方式:内部一个高增益反相放大器与片外石英晶体(C=30±10PF)或陶瓷谐振器(C=40±10PF)构成了一个自激振荡器。晶体振荡器的振荡频率决定单片机的时钟频率。
频率范围:1.2-12MHZ
多功能I/O功能
4个8位并行 I/O 接口引脚
P0口(32-39脚)—8位漏极开路双向并行I/O端口,访问外部存储器时做低8位地址和数据总线复用。不扩展外部存储器,做普通I/O口使用,可带8个TTL负载。 P1口(1-8脚)—8位准双向并行I/O端口,可带4个TTL负载。
P2口(21-28脚)—8位准双向并行I/O端口,访问外部存储器时做高8位地址,不扩展外部存储器,做普通I/O口使用,可带4个TTL负载。
P3口(10-17脚)—具有内部上拉电路的8位准双向并行I/O端口,具有第二特殊功能。
2.3 中央处理器(CPU)
8051的核心部件是一个8位CPU,它是8051的指挥中心、执行机构,读入和分析每条指令,控制单片机的各个部件执行制定的操作。它是由8位算术/逻辑运算部件ALU、布尔处理器、定时/控制部件和若干寄存器等主要部件组成。
算术/逻辑运算部件ALU
ALU 包括运算器、布尔处理器、累加器A、 寄存器B、 暂存器、程序状态字PSW 寄存器等。
其功能是实现数据的算术/逻辑运算、位变量处理和数据传送等操作。(+、–、×、÷算术运算,与、或、非、异或 逻辑运算、循环移位、位处理)
8051 的指令代码不超过3 字节,当主频12MHZ 时,指令的执行时间为:1us(64 条) 、2us(45 条) 、乘除法指令为4us。
专用寄存器
8051内部有工作寄存器、专用寄存器和特殊功能寄存器,本章只介绍专用寄存器。 累加器A(8位)
8051单片机的结构从总体上说是以累加器为中心的,它的累加器在算术运算中存放和提供操作数和存放运算结果,在逻辑操作和数据传送等指令中作为源操作数或目的操作数。大多数指令要通过累加器进行。
但是8051在内部机构上采取了措施,对一部分指令将累加器旁路,使数据从片内地址单元直接传送到寄存器,提高指令执行速度。
寄存器B(8位)
寄存器B一般用于乘除法指令,与累加器配合,作为第二操作数、乘积的高位字节或余数部分。也可用作一般寄存器。
数据指针DPTR(16位)
DPTR可以分为DPH、DPL两个独立的两个8位寄存器
用来作访问外部数据存储器的地址寄存器。既可寻址64KB的片外存储器,也可寻址64KB程序存储器的固定数据、表格等单元。
程序状态字PSW(8位)
程序状态字存放指令执行后的标志状态,其结构及各位标志的含义:
Cy—高位进位标志。除用于运算结果最高产生进位或借位标志外,还在位处理中作位累加器(C)使用。
AC—辅助进位标志。运算结果从D3位产生进位或借位时置1,常用于BCD码调整。
F0—用户标志。可通过软件定义或检测
RS1、RS0—选择工作寄存器组位。用于选择内部4个工作寄存器组,每个工作寄存器组有8个8位工作寄存器,是内部数据存储器的一部分。
OV—溢出标志。用于带符号数运算的溢出,当运算结果的绝对值超过允许表示的最大值时产生溢出。即D6或D7位中只有一位产生进位或借位时置1,表示溢出。
P—奇偶校验位。由硬件置位或清0,根据运算结果中“1”的个数为奇数置1,否则清0。
堆栈及栈指针SP(8位)
堆栈是一组编有地址码的特殊存储单元,存储单元的数目称为堆栈深度。MCS-51堆栈可以通过软件设在片内RAM的任一个连续区域。
堆栈中元素的压入(存放)和弹出(取出)遵循“先进后出”原则,数据入栈时,先入栈的在堆栈底部,后入栈的在顶部;出栈时,先从顶部弹出。
MCS-51堆栈顶的地址由SP(8位寄存器)指示,复位时SP=07H。入栈时,SP先自动加1,然后将数据放入SP指示的堆栈地址单元;出栈时,先将SP指示的堆栈单元数据弹出,然后SP减1。其内容始终为栈顶地址。
这种栈底在低地址,栈顶不断向高地址方向生成的称为“向上生成”。
CPU的时序
振荡电路已经介绍过,时钟发生器振荡频率的二分频,为芯片提供了一个二相(P1、P2)时钟信号,即1个时钟周期=2个振荡周期。
CPU的时序规定:1个机器周期由包含12个分频周期(振荡周期)的6个状态(时钟周期)组成。每个状态分为两部分,相位1(P1)在时钟周期的前半周期有效,相位2(P2)在时钟周期的前半周期有效,因此一个机器周期包含编号S1P1---S6P2共12个分频周期.
MCS-51取指/执行操作的内部时序见下图。大多数指令的执行时间为1个机器周期,少数为2个,只有乘、除指令需要4个机器周期。
2.4 并行I/O口结构
8051有4个8位并行 I/O 接口,各具特殊的电路结构,每位具有自己的锁存器、输出驱动和输入缓冲器。这种结构在输出时锁存,即输出新数据之前通道口上的数据保持不变。
不扩展外部功能时,P0、P1、P2均可做典型I/O口使用,P3作做典型I/O口和第二特殊功能口用;当外部功能扩展时, P0口做低8位地址和数据总线复用, P2口做高8位地址,P1口典型I/O端口
P0口
包括一个输出锁存器,两个三态缓冲器,一个输出驱动电路和