下载文档原格式
《微机原理与接口技术》课程教学大纲课程编号：适用专业：电子信息科学与技术学时数：48学分数： 3一、课程类别：微机原理与接口技术是电子信息科学与技术的专业基础课。
二、课程教学目标通过本课程的学习，通过本课程的学习，使学生掌握微处理器的工作原理及时序，微型计算机与外部设备数据传送的基本方法；掌握常用接口芯片的硬件结构、编程要点及使用方法；能够读懂简单的接口电路原理图及相关的控制程序；能够根据要求设计简单的常用的接口电路，编写相应的程序段；掌握实验、系统设计的基本方法。
为后继课程的学习及未来从事微机硬件及软件开发打下基础。
三、课程的目的与任务《微机原理与接口技术》课程学习内容为微型计算机系统的基本硬件组成、汇编语言指令系统、常用可编程接口电路、微机基本工作原理与应用。
通过本课程的学习，使学生掌握和理解微机的基本原理及应用开发方法，能根据实际要求完成微机系统的软、硬件设计，为后续课程奠定专业技术基础。
四、理论教学的基本要求1、了解：微机的应用前景和发展趋势;微机应用前景;8086最小模式的设计方法;现代微机的基本组成原理、功能、特点;存储器的基本工作原理;中断控制的特点、中断处理方法;微机中断系统的作用;8259的操作命令字和控制命令字的意义和使用方法;8255与8086的应用扩展设计方法;8255的方式控制字及状态字意义和使用方法、初始化设计方法;8253的6种应用扩展硬、软件设计方法;8253的引脚功能和内部组成结构;0832引脚功能和内部结构及0832与8086CPU的扩展设计方法;0809引脚功能和内部结构及0809与8086CPU的扩展设计方法;8086微机系统的小键盘设计方法;8086微机系统的七段码显示器的设计方法。
2、理解：中断请求与中断相应的基本工作过程;8259引脚功能和内部结构及各部分的工作原理与特点;8259中断触发方式和中断响应过程；多级中断响应过程;8255的三种工作方式;A/D及D/A变换器接口基本特点与转换原理;3、掌握：8086指令的寻址方式;8086的指令功能和使用方法;8086汇编语言程序格式形式和各种表达方式;汇编语言程序基本设计方法和基本要求;8086中断系统结构、8086内部与外部中断的特点、中断类型与中断向量、8086中断处理过程;8255的引脚功能和内部组成结构;8253的6种工作方式与输入/输出的时序、初始化编程;8251的控制字与状态字、初始化编程。
8259a的5种工作方式详细介绍8259A概述8259A是专门为了对8085A和8086/8088进行中断控制而设计的芯片，它是可以用程序控制的中断控制器。
单个的8259A能管理8级向量优先级中断。
在不增加其他电路的情况下，最多可以级联成64级的向量优级中断系统。
8259A有多种工作方式，能用于各种系统。
各种工作方式的设定是在初始化时通过软件进行的。
在总线控制器的控制下，8259A芯片可以处于编程状态和操作状态，编程状态是CPU使用IN或OUT指令对8259A芯片进行初始化编程的状态。
8259A主要功能功能：就是在有多个中断源的系统中，接受外部的中断请求，并进行判断，选中当前优先级最高的中断请求，再将此请求送到cpu的INTR端；当cpu响应中断并进入中断子程序的处理过程后，中断控制器仍负责对外部中断请求的管理。
8259A的主要功能如下：①一片8259A可以接受并管理8级可屏蔽中断请求，通过8片8259A级联可扩展至63级可屏蔽中断优先控制。
②对每一级中断都可以通过程序来屏蔽或允许。
③在中断响应周期，8259A可为CPU提供相应的中断类型码。
④具有多种工作方式，并可通过编程来加以选择。
8259a的5种工作方式1．中断优先权方式8259A中断优先权的管理方式有固定优先权方式和自动循环优先权方式两种。
1）固定优先权方式在固定优先权方式中，IR7～IR0的中断优先权的级别是由系统确定的。
它们由高到低的优先级顺序是：IR0，IR1，IR2，…，IR7，其中，IR0的优先级最高，IR7的优先级最低。
当有多个IRi请求时，优先权判决器（PR）将它们与当前正在处理的中断源的优先权进行比较，选出当前优先权最高的IRi，向CPU发出中断请求INT，请求为其服务。
南昌大学微机原理与接口技术实验报告南昌大学实验报告实验六 8259外部中断实验1、实验要求：用8088/86控制8259可编程中断控制器，实现对外部中断的响应和处理。
要求程序中对每次中断进行计数，并将计数结果显示在LED数码管上。
2、实验目的：（1）学习8088/86与8259的连接方法。
（2）学习8088/86对8259的控制方法。
3. 实验器材：（1）G2010+实验平台 1 台（2）G6W仿真器 1 台（3）连线若干根（4）8259芯片 1 片（5）万用表 1 块（6）Lab8088板 1 块4、实验电路：5、实验说明：编程时注意：（1）正确地设置可编程中断控制和工作方式。
（2）必须正确地设置中断服务程序地址。
8259可外接8个中断源，本实验只响应INT0中断，8259也可以多级连接以响应多个中断源。
实验时，将单脉冲信号接到8259的INT0脚。
每次中断时，可看到LED显示南昌大学微机原理与接口技术实验报告OUTBIT equ 0e101h; 位控制口CLK164 equ 0e102h;段控制口(接164时钟)DAT164 equ 0e102h; 段控制口(接164数据位)ICW1 equ 00010011b;单片8259, 上升沿中断, 要写ICW4ICW2 equ 00100000b; 中断号为20HICW4 equ 00000001b; 工作在8086/88 方式OCW1 equ 11111110b;只响应INT0 中断CS8259A equ 0A000h ; 8259地址CS8259B equ 0A001h……IEnter proc nearpush axpush dxinc CNTmov dx, CS8259Amov al, 20h ; 中断服务程序结束指令out dx, alpop dxpop axiretIEnter endpIInit procmov dx, CS8259Amov al, ICW1out dx, almov dx, CS8259Bmov al, ICW2out dx, almov al, ICW4out dx, almov al, OCW1out dx, alretIInit endpStart proc nearcli……mov ax, 0mov ds, axmov bx, 4*ICW2 ; 中断号mov ax, codeshl ax, 4; x 16add ax, offset IEnter; 中断入口地址（段地址为0） mov [bx], axmov ax, 0inc bxinc bxmov [bx], ax; 代码段地址为0call IInitmov ax, datamov ds, axmov CNT, 0; 计数值初始为0sti……DispAgain:call DisplayLED; 显示dec DelayTjnz DispAgainjmp MLoopStart endpcode endsend start8、实验结果每次按一次脉冲时，LED数码管计数加一。
8259中断控制器Overview前言8259A芯片是一个中断管理芯片，中断的来源除了来自于硬件自身的NMI中和来自于软件的INT n指令造成的软件中断之外，还有来自于外部硬件设备的中断，这些中断的可屏蔽的。
这些中断也都通过PIC（Programmable Interrupt Controller）进行控制，并传递给CPU。
一个8259A芯片最多可接收8个中断源，但由于可以将2个或多个8259A芯片进行级连（cascade），并且最多可以级链到9个，所以最多可以接64个中断源。
如今绝大多数的PC 都拥有2个8259A，这样最多可以接收15个中断源。
通过8259A可以对单个中断源进行屏蔽。
在一个8259A芯片上有如下几个内部的寄存器：1.Interrupt Mask Register（IMR）。
2.Interrupt Request Register（IRR）。
3.In Service Register（ISR）。
IMR被用作过滤被屏蔽的中断，IRR被用作暂时放置未被进一步处理的Interrupt，当一个Interrupt正在被CPU处理时，此中断被放置在ISR中。
除了这几个寄存器之外，8259A还有一个单元叫做Priority Resolver，当多个中断同时发生时，Priority Resolver根据它们的优先级，将最高优先级的优先传递给CPU。
工作原理当一个中断请求从IR0到IR7中的某根线到达IMR时，IMR首先判断IR是否被屏蔽，如果被屏蔽，则此中断请求被丢弃；否则，则将放入IRR中。
在此中断请求不能进行下一步处理之前，它一直被放置在IRR中。
一旦发现处理中断的时机已到，Priority Resolver将从所有被放置于IRR中的中断中挑选出一个优先级最高的中断，将其传递给CPU去处理。
IR号越低的中断优先级级别越高，比如IR0的优先级是最高的。
8259A通过发送一个INTR（Interrupt Request）信号给CPU，通知CPU有一个中断到达。
8259芯片8259芯片，是一种用于控制外部中断的PI（可编程中断控制器）芯片。
它由Intel公司于1970年代末设计并推出，目前已广泛应用于各种计算机系统中。
8259芯片常用的工作模式有两种，分别是单片模式和级联模式。
在单片模式下，8259芯片可以处理8个外部中断请求，而在级联模式下，几个8259芯片可以级联起来，从而可以处理更多的中断请求。
在单片模式下，8259芯片有3个主要的寄存器，分别是中断屏蔽寄存器（IMR），中断请求寄存器（IRR）和中断中断服务寄存器（ISR）。
中断屏蔽寄存器用于屏蔽某些中断，中断请求寄存器用于储存已经产生的中断请求，中断服务寄存器用于储存正在服务的中断。
在级联模式下，各个8259芯片之间通过一个主片和从片的连接线级联起来。
主片通过一个特殊的引脚将某个从片的第2号中断请求引脚（IRQ2）用作级联输入，从而形成一个大的中断控制器，使得可以处理更多的中断请求。
8259芯片的工作原理是，当外部中断请求到达时，8259芯片会将该中断请求的编号储存到中断请求寄存器中，并同时给处理器发送一个中断请求。
处理器在响应该中断请求时，会读取中断中断服务寄存器，通过中断服务寄存器中储存的中断向量来找到相应的中断服务程序，并执行该程序来处理中断。
8259芯片的一个重要特点是，可以通过对中断请求线和中断向量进行编程，来实现不同中断的优先级控制。
在8259芯片中，较低编号的中断请求具有较高的优先级，所以较高编号的中断请求只有在较低编号的中断请求没有被服务时才会被响应。
总结起来，8259芯片是一种用于控制外部中断的PI芯片，可以处理8个外部中断请求。
在单片模式下，它有中断屏蔽寄存器、中断请求寄存器和中断中断服务寄存器等寄存器，通过对中断请求的编程可以实现不同中断的优先级控制。
而在级联模式下，多个8259芯片可以级联起来，从而可以处理更多的中断请求。
8259芯片在计算机系统中起到了重要的作用，使得外部中断的处理变得更加便捷和高效。
实验三、使用8259的单级中断控制实验一、实验目的：1、通过本实验，要掌握8259的使用方法。
二、实验内容8259的IR3引脚接单脉冲发生电路。
产生的中断次数由8086计数，并将计数个数显示在一位LED上。
三、实验分析：本系统中已设计有一片8259A中断控制芯片，工作于主片方式，8个中断请求输入端IR0-IR7对应的中断类型号为8-F，其中断矢量关系如下表所示。
中断向量表的写入：使用STOSW 命令将AX的内容存储在ES：DI地址。
ES=0，DI=002CH。
AX先为中断服务程序的地址偏移量（offset INTQ3）、后为段地址0000.A.Y6是由74LS138输出端引出的，由CPU地址线的A4、A5、A6分别连到138的ABC端。
所以，可以确定Y6作为选通信号A6A5A4=110。
B.CPU的A0和8259的A0相连。
C.故8259A 有2 个端口地址。
选择的是60H、61H. 60H 用来写ICW1， 61H 用来写ICW2、ICW3、ICW4，初始化命令字写好后，再写操作命令字。
OCW2、OCW3 用口地址60H，OCW1用口地址61H。
所以：对8259的初始化值如下：ICW1：13HICW2：08HICW4：09HIMR ：0F7H图中，使用了3号中断源，IR3插孔和SP插孔相连，中断方式为边沿触发方式，每按一次AN按钮产生一次中断信号，向8259A发出中断请求信号。
CPU响应中断后，在中断服务中，对中断次数进行计数并显示。
使用[0701H] 存放计数次数，从1到F。
如果〉F ，重新显示。
所以中断服务程序需要更改计数值。
四、实验线路连接1）8259模块上的INT1连8088的INTR（在主板键盘矩阵下面）。
2）8259模块上的INTA连8088的INTA（在主板键盘矩阵下面）。
3）MP区SP插孔和8259的3号中断IR3插孔相连，SP端初始为低电平。
4）8259模块上的D0~D7连到BUS 2区的XD0~XD7。
8259的功能：1.可以管理8级中断，还可用级联的方式，用9片8259管理64级中断2.有中断优先逻辑，并可对任一中断单独屏蔽或允许3.中断响应后，能自动将中断类型号提供给cpu4.可通过编程选择工作方式8259的工作过程1.初始化工作方式由cpu 发送2-4个初始化命令字ICW2.当外部中断源通过INT n 引脚发出有效的中断请求时，8259自动将内部中断请求寄存器IRR相应位置1，并保处外设的中断请求3.中断屏蔽判断中断屏蔽寄存器（IMR）与中断请求寄存器（IRR）的相应位比较，可以的话送优先级分析器（ＰＲ）４．中断优先５．中断响应中断允许标志if=1响应过程中,cpu 向8259发两个负脉冲。
8259在接到第一个时：IRR不再受IR0_iR7的影响优先最高的中断存入服务状态寄存器（ISR）中断请求寄存器（IRR）的相应位复位第二个时：将寄存器ICW2 的内容通过数据总线d0-d7送cpu 6.中断结束有自动（用ICW4的aeoi=1）和非自动结束（用ICW4的aeoi=0）初始化命令字（iCw1——ICW4）应在8259启动前设置，并要按固定的顺序操作命令字（ocw1-ocw3）用于对工作方式的调正，可多次、单独使用初始化命令字ICW1中断类型号设置ICW2主/从片标志ICW3方式控制ICW4中断屏蔽命令字OCW1优先权和结束方式Ocw2多功能OCW38259初始化的例题8259的初始化程序如下 SET8259A：MOV DX， 0FF00HMOV AL，13HOUT DX，ALMOV DX，0FF01HMOV AL，48HOUT DX，ALMOV AL，03HOUT DX，AL则 8259的初始化结果是： 8259的地址 A0=0（偶地址）；初始化ICW1，需要ICW4，单片8259；边沿触发；8259的地址 A0=1（奇地址）；初始化ICW2，中断向量码为IR0=48……IR7=4F；初始化ICW4；8086模式，自动EOI；非缓冲方式；一般嵌套方式外设接Ir5,icw2的高5位为11011,中断类型号？？64级中断，？？片82593片级联，可管理的中断源个数：？？。
第一节中断的基本概念一、什么是中断二、中断源和中断优先权三、中断服务程序四、断点和中断现场五、硬件中断和软件中断第二节8088CPU的中断系统一、8088CPU的中断分类二、8088CPU的中断优先权三、8088CPU响应中断的过程四、8088CPU如何获取中断类型号第三节可编程中断控制器8259A一、引言二、8259A的引脚、编程结构和工作过程三、8259A的初始化编程第四节中断程序设计一、中断向量的设置*三、可屏蔽硬中断程序设计中断技术1一、什么是中断在CPU正常运行程序时，由于内部或外部某个非预料事件的发生，使CPU暂停正在运行的程序，而转去执行/处理引起中断事件的程序，然后再返回被中断了的程序，继续执行。
这个过程就是中断。
3CPU执行流程非预料事件1中断服务程序1非预料事件2中断服务程序24二、中断源和中断优先权引起中断的因素很多，将发出中断申请的外设或内部原因,称为中断源给每个中断源指定一个优先权，称为中断优先权当多个中断源同时发出中断请求时，CPU按照中断优先权的高低顺序,依次响应。
5三、中断服务程序处理中断源，完成其所要求功能的程序，称中断服务程序（中断例行程序、中断子程）。
CPU执行流程非预料事件1中断服务程序1非预料事件2中断服务程序26非预料事件是指事件发生的时间无法预知，即中断源何时产生中断不确定，是随机的。
但事件的性质及处理方法则是已知的，确定的，即中断服务程序是事先编写好的,只是何时执行未知。
中断源产生中断的随机性，使中断服务程序的执行也具有随机性，即何时执行中断服务程序不是在程序中安排好的。
7四、断点和中断现场断点:是指CPU执行的现行程序被中断时的下一条指令的地址,又称断点地址。
中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。
8五、硬件中断和软件中断z早期中断概念的引入，是为解决CPU与外设间的速度匹配问题，提高CPU的工作效率。
中断源主要是由外部硬件产生。
z当今的中断技术，不再限于外部硬件产生中断(称硬件中断或外中断)，还可由CPU内部产生(如被零除操作)，或者由程序预先安排，即由指令调用中断服务程序。
（称软件中断或内中断）10一、8088CPU的中断分类按中断源的不同，中断分为内中断和外中断。
1、内中断（软中断）指CPU执行某些特殊操作或由INT指令引起的中断①被零除操作或OF=1时执行INTO指令引起②使用DEBUG中的单步或断点设置操作引起③执行INT n 指令引起13但系统通电瞬间或将屏蔽寄存器最高位置“0”可屏蔽NMI；其最高位置“1”又可以开放NMI：MOV DX，A0H ;A0H~BFH为屏蔽寄存器MOV DX，A0HMOV AL，00H MOV AL，80HOUT DX，AL；屏蔽NMI OUTDX，AL；开放NMI 了解15当前指令执行完的含义•CPU正在执行一条指令，执行完本条指令，响应中断；•对于带重复前缀的串指令（如REP MOVSB），执行一次重复和串指令即可响应中断；•对MOV和POP指令，处理对象为段寄存器，以及STI和IRET指令执行完本条指令后，再执行一条指令才响应中断。
19指令中断过程四、8088CPU如何获取中断类型号由前面介绍知，当中断源产生中断请求后，不论是内中断、非屏蔽中断，还是可屏蔽中断，只要满足响应条件，在执行完当前指令后，CPU内部硬件会自动完成响应中断的过程,共七个步骤而第一步就是获取中断类型号。
不同的中断源，8088CPU获取中断类型号的方法不同。
23中断响应周期时序中断申请管理接口的主要功能:1.向CPU的引脚INTR发中断申请信号当有多个外设同时发出中断请求时，能按照一定的优先级顺序，向CPU发出中断申请，使CPU能优先响应优先级最高的外部设备的中断申请。
2.送中断类型号在CPU中断响应周期，针对不同外设的中断请求，向CPU传送不同的中断类型号，使CPU执行相应的中断子程。
在IBM PC机由8259A可编程中断控制器(PIC)来完成。
28二、8259A的引脚、编程结构和工作过程1.8259A的引脚2.8259A的编程结构3.8259A的工作过程292．8259A的编程结构总线 D0 ~ D7 A0 A5 ~ A9 数据线 A0处理部分D0 ~ D7ISR 当前 中断 服务 寄存器片 选 CS 译 码WR INTA INT0 0 0 0 0 0 0 0PR优先级 裁决器0 IRR 0 中断 0 申请 0 寄存器 0 0 0 0IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7ICW1 芯片控制 A0 1 × I3 I4 0 ICW2 中断类型号A0 1 0 0 1 0 1 0 0 1OCW1 中断屏蔽寄存器 IMRIOR IOW INTA INTRRD1ICW3 主从片连接关系0 00 0SP/ENOCW2 优先级设置、发EOI1ICW4 方式控制0 1CA0 CA1 CA2 VCC GND31OCW3特殊屏蔽,查询方式设置1控制部分8259A的编程结构8259A内部有9个 可读写的寄存器 4个初始化命令寄存器 ICW1、ICW2 ICW3、ICW4 3个操作命令寄存器 OCW1（IMR） OCW2、OCW3 当前中断服务寄存器 ISR 中断申请寄存器 IRR8259A中断控制器 处理部分0 ISR 0 当前 0 中断 0 服务 0 寄存器 0 0 0IRR 0 中断申请 0 寄存器 0 PR优先级 裁决器OCW10 0 0 0 0ICW1 芯片控制 1 × I3 I4 ICW2 中断类型号1 0 0 1 0 1 0 0中断屏蔽寄存器 IMR 0 0ICW3 主从片关系 ICW4 方式控制OCW2 0 1 OCW3控制部分32(1) 初始化命令字(ICW1- ICW4) 决定8259A的工作方式 通常是在计算机系统启动时在初始程序设置， 一旦设定，一般在系统工作过程不再改变。
例 开机后，BIOS将8259A初始化为：① IR0~IR7中断申请信号为上升沿触发方式； ② IR0~IR7对应的中断类型号分别为08H~0FH； ③ 优先级IR0最高, IR7最低；(2) 操作命令字(OCW1,OCW2,OCW3) 在应用程序中设定，动态地控制CPU处理中断的过程 (3) ISR和IRR存放当前8259A的状态通过读取 ISR 和 IRR 的内容，可了解当前8259A工作情况333. 8259A 的工作过程 分两步:(1)处理外设中断申请，决定是否向CPU发中断申请信号。
(2)若发中断申请信号，且CPU响应， 则在CPU中断响应周期送出中断类型号。
34(1) 处理外设中断申请，决定是否向CPU发中断申请信号 ① 中断申请寄存器IRR 锁存外部的中断申请。
② 中断屏蔽寄存器 IMR 决定 IRR 中的中断申请 是否进入优先级裁决器 PR。
③ 当前中断服务寄存器 ISR 记录CPU正在响应的中断。
④ 优先级裁决器PR 据新进入的中断申请和 ISR的内容, 决定是否发中断申请信号。
详见后文35① 中断申请寄存器IRR 锁存外部的中断申请。
若 IR0~IR7 引脚上有中断申请，则将 IRR 相应位置1总线 D0 ~ D7 A0 A5 ~ A9 IOR IOW INTA INTR 数据线 A0 片 选 CS 译 码 RD WR INTA INT D0 ~ D7ISR 当前 中断 服务 寄存器0 0 0 0 0 0 0 0PRIRR 中断 申请 寄存器优先级 裁决器1 0 0 1 0 1 0 01 0 0 0 0 0 0 0 0 1IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制OCW1 中断屏蔽寄存器 IMR0 0OCW2 优先级、发EOI OCW3 特殊屏蔽设置36总线② 中断屏蔽寄存器 IMR 决定 IRR 中的中断申请是否进入优 先级裁决器 PR： IMR对应位为1，中断申请被屏蔽， 不能进入优先级裁决器。
为0，中断申请未被屏蔽，可进入优先级裁决器 。
数据线 A0 片 选 CS 译 码 RD WR INTA INT D0 ~ D7D0 ~ D7 A0 A5 ~ A9 IOR IOW INTA INTRISR 当前 中断 服务 寄存器0 0 0 0 0 0 0 0PRIRR 中断 申请 寄存器优先级 裁决器1 0 0 1 0 1 0 01 0 0 0 0 0 0 1IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制OCW1 中断屏蔽寄存器 IMR0 0OCW2 优先级、发EOI OCW3 特殊屏蔽设置37上图所示，IR7、4、2被屏蔽掉了。
注：IMR的D7～0分别对应于IRR的D7～0(IR0～7)。
(见教材P219图8-14)③ 当前中断服务寄存器 ISR 记录CPU正在响应的中断。
ISR中的某位为1，表示CPU正在响应此级中断， 即正在执行此中断源的中断子程； ISR中的某位为 0，表示CPU没有或已响应完此级中断， 即不在执行此中断源的中断子程 总线 D0 ~ D7 A0 A5 ~ A9 IOR IOW INTA INTR 数据线 A0 片 选 CS 译 码 RD WR INTA INT D0 ~ D7ISR 当前 中断 服务 寄存器0 0 1 0 0 0 0 0PRIRR 中断 申请 寄存器优先级 裁决器1 0 0 1 0 1 0 01 0 0 0 0 0 0 1IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制OCW1 中断屏蔽寄存器 IMR0 0OCW2 优先级、发EOI OCW3 特殊屏蔽设置38④ 优先级裁决器PR据新进入的中断申请和 ISR的内容, 决定是否发中断申请信号。
如果进入的中断申请比 ISR 中记录的中断优先级高， 则通过 8259A 的 INT 引脚向 CPU发出中断请求信号； 如果进入的中断申请不比 ISR 中记录的中断优先级高，同级或低级， 则不向 CPU 发中断请求信号。
总线 D0 ~ D7 A0 A5 ~ A9 IOR IOW INTA INTR 数据线 A0 片 选 CS 译 码 RD WR INTA INT D0 ~ D7ISR 当前 中断 服务 寄存器0 0 1 0 0 0 0 0PRIRR 中断 申请 寄存器优先级 裁决器1 0 0 1 0 1 0 01 0 0 0 0 0 0 1IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制OCW1 中断屏蔽寄存器 IMR0 0OCW2 优先级、发EOI OCW3 特殊屏蔽设置39(2) 若发中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号 CPU接收到 INTR上的中断申请信号后：z 如果 IF 标志为0，则CPU不响应此中断申请信号,即中断申请被IF屏蔽。
