实验4 组合逻辑电路设计

  • 格式:doc
  • 大小:641.50 KB
  • 文档页数:12

数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

1 实验四 组合逻辑电路研究(设计性实验)

一、实验目的

1.掌握用SSI器件实现组合逻辑电路的方法。

2.熟悉各种MSI组合逻辑器件的工作原理和引脚功能。

3.掌握用MSI组合逻辑器件实现组合逻辑电路的方法。

4.进一步熟悉测试环境的构建和组合逻辑电路的测试方法。

二、实验所用仪器设备

1.Multisim10中的虚拟仪器

2.Quartus II中的功能仿真工具

3.GW48-EDA实验开发系统

三、实验说明

1. 组合逻辑电路的设计一般可按以下步骤进行

(1)逻辑抽象:将文字描述的逻辑命题转换成真值表。

(2)选择器件类型:根据命题的要求和器件的功能决定采用哪种器件。

(3)根据真值表和所选用的逻辑器件写出相应的逻辑表达式:当采用SSI集成门电路设计时,为了使电路最简,应将逻辑表达式化简,并变换成与门电路相对应的最简式;当采用MSI组合逻辑器件设计时,则不用化简,只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。

(4)根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。

2. 常见的SSI和MSI的型号

(1)常见的SSI:四2输入异或门74LS86,四2输入与非门74LS00,六非门74LS04,二4输入与非门74LS20,四2输入或非门74LS02,四2输入与门74LS08等。

(2)常见的MSI:二2-4译码器74LS139,3-8译码74LS138,4-16译码器74LS154,8-3线优先编码器74LS148,七段字符译码器74LS248,四数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

2 位全加器74LS283,四2选1数据选择器74LS157,双4选1数据选择器74LS153,8选1数据选择器74LS151,16选1数据选择器74LS150等。

四、实验内容

(一)基本命题

1.设计一个多输出的逻辑网络,它的输入是8421BCD码,它的输出定义为:

(1)F1:检测到输入数字能被3整除。

(2)F2:检测到输入数字大于或等于4。

(3)F3:检测到输入数字小于7。

自选逻辑器件,列出设计步骤,画出逻辑电路图,记录测试结果。

解:

(1)逻辑器件:二-十进制译码器74HC52 三输入端与非门7410

八输入端与非门7430 指示灯

(2)由已知的命题得到以下的真值表表1

输入 输出

D C B A F1 F2 F3

0 0 0 0 0 0 1

0 0 0 1 0 0 1

0 0 1 0 0 0 1

0 0 1 1 1 0 1

0 1 0 0 0 1 1

0 1 0 1 0 1 1

0 1 1 0 1 1 1

0 1 1 1 0 1 1

1 0 0 0 0 1 0

1 0 0 1 1 1 0

表1

(3)根据真值表的输入、输出的关系,选定元器件,设计电路图图1 数字逻辑与电路实验

学号:123012010080

姓名:黄武松 Email:1053756676@ 2年 月 日

3

图1

(4)根据测试,输出的结果如下表2

输入 输出

D C B A X1 X2 X3

0 0 0 0 不亮 不亮 亮

0 0 0 1 不亮 不亮 亮

0 0 1 0 不亮 不亮 亮

0 0 1 1 亮 不亮 亮

0 1 0 0 不亮 亮 亮

0 1 0 1 不亮 亮 亮

0 1 1 0 亮 亮 亮

0 1 1 1 不亮 亮 亮

1 0 0 0 不亮 亮 不亮

1 0 0 1 亮 亮 不亮

表2

2.用8-3线优先编码器74LS148、七段字符译码器74LS248和数码管组成编码、译码、显示电路;编码器8个数据输入端接至8个编码开关,自拟实验步骤,记录实验结果,说明电路具备的功能。

数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

4 (1) 逻辑设计器材:电源、开关、8-3线优先编码器74LS148、七段字符译码器74LS248和数码管组,以及500欧姆电阻

(2) 根据题目要求,设计如下的电路图 图2

(3)

图2

(3)记录实验结果

开关 数码管

J6 J2 J1 J3 J4 J5 J7 J8 显示

* * * * * * * 0 0

* * * * * * 0 1 1

* * * * * 0 1 1 2

* * * * 0 1 1 1 3

* * * 0 1 1 1 1 4

* * 0 1 1 1 1 1 5

* 0 1 1 1 1 1 1 6

0 1 1 1 1 1 1 1 7

1 1 1 1 1 1 1 1 7

表3 数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

5 (4)电路功能说明:该电路有八个控制输入的开关,控制输入的高低电平,如表3所示的,八个端对应的是8-3线优先编码器74LS148八个输入端,然后连接七段字符译码器74LS248的三个输入端,达到的功能是通过改变输入的高低电平,控制数码管的显示。

(二) 扩展命题 (每人选1题)

1. 用异或门74LS86和四位全加器74LS283实现有符号三位全减器(实验电路参考下图),要求用译码显示电路显示其差,并将结果填入表3.2中。

表3.2

A4 A3 A2 A1 B4 B3 B2 B1 数码显示结果

0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 1 1 0 0 0 1

0 0 0 0 0 0 1 0 1 0 0 1 0

…… …… ……

1 1 1 1 1 1 1 0 1 0 0 0 1

1 1 1 1 1 1 1 1 0 0 0 0 0

人类参考电路图

2.有4种血型O、A、B、AB,输血时,输血者和受血者的血型必须符合一定的规律,否则将出现生命危险,试用4选1数据选择器和最少的与非门设计一个血型符合判断器。输血者和受血者的血型符合的规律如下:

数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

6

解:(1)以MN代表输血者的血型,PQ代表受血者的血型,Z代表配对的结果,用00代表o型血,01代表A型血,10代表B型血,11代表AB型

(2)依照题意可得如下表真值表 表2-2

输入(输血者) 输入(受血者) 配对结果

M N P Q Z

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 1

1 0 1 1 1

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1

表2-2 输血者 A

B

AB

O A

B

AB

O 受

血者 数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

7 (3)电路图如下图

3. 利用两个4位二进制全加器和与非门,设计一个1位NBCD码的全加器,输出结果如下表所示,画出设计电路图,检测电路运算功能。

4*. 设计一个四人(A,B,C,D)无弃权表决器电路(多数赞成则提案通过F)。本设计要求用16选1数据选择器实现。

解:(1)依照题意可得如下表4-1的真值表

输入 输出

D C B A F

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0 数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

8 0 0

1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1

表4-1

(2)利用两个8选1 数据选择器74LS151搭建成题目要求的16选1数据选择器,并设计电路图 图4-1

数字逻辑与电路实验

学号:123012010080 姓名:黄武松 Email:1053756676@ 2年 月 日

9 图4-1

5*. 设计一个对两个2位无符号的二进制数进行比较的电路。根据第一个数是否大于,等于,小于第二个数,使相应的三个输出端中的一个输出为1。

解:(1)依照题意可得如下表5-1的真值表

输入 输出

S1 S2

A B C D F1(S1S2)

0 0 0 0 0 1 0

0 0 0 1 1 0 0

0 0 1 0 1 0 0

0 0 1 1 1 0 0

0 1 0 0 0 0 1

0 1 0 1 0 1 0

0 1 1 0 1 0 0

0 1 1 1 1 0 0

1 0 0 0 0 0 1

1 0 0 1 0 0 1

1 0 1 0 0 1 0

1 0 1 1 1 0 0

1 1 0 0 0 0 1

1 1 0 1 0 0 1

1 1 1 0 0 0 1

1 1 1 1 0 1 0

表5-1

(2)有真值表可以得出逻辑表达式:

F1= A'B'C'D+A'B'CD'+A'B'CD+A'BCD'+A'BCD+AB'CD= A'B'D+A'C+B'CD

F2= A'B'C'D'+A'BC'D+AB'CD'+ABCD

F3= A'BC'D'+AB'C'D'+AB'C'D+ABC'D'+ABC'D+ABCD'= BC'D'+AC'+ABD'

利用4位二进制数值比较器74LS85,将后面的输入都设置为零,即比较前面