时序逻辑电路

 课程名称： 数字逻辑电路设计实践

实验名称： 组合逻辑电路设计

时序逻辑电路

1、 实验目的

1. 掌握时序逻辑电路的一般设计过程；

2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；

3. 掌握时序逻辑电路的基本调试方法；

4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。

2、 实验原理

详见书103～147

3、 实验内容

1. 广告流水灯

a. 实验要求

用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。

1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。

1）状态转换图：

现态 次态

Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1)

Q0(n+1)

0

0 0 0 0 1

0 0 1 0 1 0

0 1 0 0 1 1

0 1 1 1 0 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

2)建立卡诺图：

001 010 100 011

101 110 000 111

1!1210nnnQQQ

有上表得：

Q0n1=Q0n 0

1 00 01 11 10 2nQ10nnQQQ1n1=Q0n⊕Q1n

Q2n1=Q0nQ1n⊕Q2n=Q0nQ1n⊕Q2n

因此，需要三个D触发器来实现时序电路，三个D触发器分别对应Q0、Q1、Q2

通过一片74LS138 3-8线译码器将Q2Q1Q0所对应的二进制码输出转化为相应的0~7号LED灯的输入电平。

2 将单脉冲加到系统时钟端，静态验证实验电路。

同步时序逻辑电路和异步时序逻辑

同步时序逻辑电路和异步时序逻辑电路的区别：

1、时钟信号不同

在同步时序逻辑电路中有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才能改变一次。

由于异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。

2、触发器的状态是否变化

同步时序电路中几乎所有的时序逻辑都是“同步逻辑”，有一个“时钟”信号，所有的内部内存（'内部状态'）只会在时钟的边沿时候改变。

异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。

参考内容：

同步逻辑最主要的优点：

是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟周期'。只有在这个条件满足下（不考虑其他的某些细节），电路才能保证是可靠的。

同步逻辑缺点：

时钟信号必须要分布到电路上的每一个触发器。而时钟通常都是高频率的信号，这会导致功率的消耗，也就是产生热量。即使每个触发器没有做任何的事情，也会消耗少量的能量，因此会导致废热产生。

最大的可能时钟频率是由电路中最慢的逻辑路径决定，也就是关键路径。意思就是说每个逻辑的运算，从最简单的到最复杂的，都要在每一个时脉的周期中完成。

第1题： 设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。

答案

输入数据作为输入变量，用X表示；检测结果为输出变量，用Y表示。

设电路没有输入1以前的状态为0S,输入一个1状态为1S，连续输入两个1后的状态为2S，连续输入3个1以后的状态为3S。状态转换图为：

求得触发器的输入方程为：XKXQJ101; 1;010KQXJ

输出方程：1XQY

画出逻辑图

第2题： 试用JK触发器和门电路设计一个同步七进制计数器。

答案

因为七进制计数器需要有7个不同的状态，所以需要用三个触发器组成。根据题目要求画出状态转换图：

卡诺图为：

从卡诺图得到的状态方程为：

驱动方程为：

设计得到的逻辑电路图为：

第3题： 设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。

答案

画出原始状态图（或称转移图）

输入端X：输入一串行随机信号

输出端Z：当X出现011序列时，Z=1；否则Z=0

选用T触发器

表达式为：

T触发器的驱动方程为：

第4题： 用JK触发器设计时序逻辑电路，状态表如下所示：

nnQQ01 YQQnn/1011

A=0 A=1

00 01/0 11/0

01 10/0 00/0

10 11/0 01/0

11 00/1 10/1

答案

所要设计的电路由4个状态，需要用两个JK触发器实现，求得JK触发器的激励方程为：100KJ

011QAKJ

输出方程：01QQY

由输出方程和激励方程画电路 A B

C D 1/0

0/0 0/0

1/1 0/0 0/0 1/0 1/0

011XQQT000XQQXT01QXQZ011XQQT000XQQXT01QXQZ

时序逻辑电路

时序逻辑电路是一种在电子数字电路领域中应用广泛的重要概念，它主要用于解决电路中的时序问题，如时钟同步问题、时序逻辑分析等。本文将详细介绍时序逻辑电路的基础概念、工作原理以及应用。

一、时序逻辑电路的基础概念

1、时序逻辑和组合逻辑的区别

组合逻辑电路是一类基于组合逻辑门的电路，其输出仅取决于输入信号的当前状态，不受先前的输入状态所影响。而时序逻辑电路的输出则受到先前输入信号状态的影响。

2、时序逻辑电路的组成

时序逻辑电路通常由时钟、触发器、寄存器等组成。时钟信号被用于同步电路中的各个部分，触发器将输入信号存储在内部状态中，并在时钟信号的作用下用来更新输出状态。寄存器则是一种特殊类型的触发器，它能够存储多个位的数据。

3、时序逻辑电路的分类

根据时序逻辑电路的时序模型，可将其分为同步和异步电路。同步电路按照时钟信号的周期性工作，这意味着电路通过提供时钟信号来同步所有操作，而操作仅在时钟上升沿或下降沿时才能发生。异步电路不同，它不依赖时钟信号或时钟信号的上升和下降沿，所以在一次操作完成之前，下一次操作可能已经开始了。

二、时序逻辑电路的工作原理

时序逻辑电路的主要工作原理基于触发器的行为和时钟电路的同步机制。在时序逻辑电路中使用了一些触发器来存储电路状态，待时钟信号到达时更新输出。时钟信号提供了同步的机制，确保电路中所有部分在时钟信号到达时同时工作。

触发器的基本工作原理是将输入信号存储到内部状态中，并在时钟信号的作用下，用来更新输出状态。时钟信号的边沿触发触发器，即在上升沿或下降沿时触发触发器状态的更新。这意味着在更新之前，电路的状态保持不变。

三、时序逻辑电路的应用

1、时序电路在计算机系统中的应用

时序逻辑电路在计算机系统中有着广泛的应用。例如，计算机中的时钟信号可用来同步处理器、主存储器和其他外设间的工作。此外，电路中的寄存器和触发器也被用于存储和更新信息，这些信息可以是计算机程序中的指令、运算结果或其他数据。