基于数据转换跟踪环的时钟抖动测试算法

抖动的概念及其测量方法摘要：在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。

本文介绍了时间抖动（jitter）的概念及其分析方法。

关键字：时间抖动、jitter、相位噪声、测量一、引言随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。

在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。

不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。

有资料表明在3GHz 以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。

在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。

本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。

二、时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。

但不幸的是，这种信号并不存在。

如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。

这种不确定就是抖动。

抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。

在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖（jitter）。

图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。

确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。

随机抖动是指由较难预测的因素导致的时序变化。

例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。

时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。

TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。

理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。

Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。

Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。

对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。

如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。

图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。

TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。

对于串行收发器的参考时钟，通常测量其TIE抖动。

如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。

当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。

另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。

在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。

比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。

PAGE 068定位导航与授时Positioning,Navigation and Timing时钟抖动度量指标和测试方法概述■ 龙丹（海军工程大学 430033）数字通信系统中，时钟抖动是影响通信质量的因素之一，在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的。

本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法，并对时钟设备抖动指标测试进行了描述。

最后对抖动测试的发展方向进行了展望。

In digital communication systems, clock jitter is one of the factors that affect communication quality, and jitter indicators must be considered in various links such as system design, equipment development, and engineering acceptance. This article introduces the jitter concepts, classifications, metrics and test methods commonly used in communications, and describes the jitter index test of clock equipment. Finally, the development direction of jitter test is prospected.时钟抖动 高速时钟同步Clock jitter; high-speed clock synchronizationDoi:10.3969/j.issn.1673-5137.2021.02.010摘 要Abstract关键词Key Words１．　背景ITU-T G.810标准中抖动的定义是“数字信号的各个有效瞬时相对其当时的理想位置（相位）的短期性偏离”，相位偏离的频率称为抖动频率，“短期”指变化的频率大于或等于10Hz（这里是通信领域传统的定义，其他领域对抖动可能有不同的定义）[1]。

时钟抖动定义与测量方法1引言抖动是时钟信号边沿事件的时间点集合相对于其理想值的离散时序变量。

时钟信号中的抖动通常是由系统中的噪声或其他干扰导致的。

具体因素包括热噪声、电源变化、负载条件、器件噪声以及相邻电路耦合的干扰等。

2抖动类型时钟信号抖动定义有多种主要是：∙周期抖动 (Period Jitter）∙相邻周期抖动(Cycle to Cycle Period Jitter)∙长期抖动(Long Term Jitter)∙相位抖动(Phase Jitter)∙时间间隔误差(Time Interval Error or TIE)2.1周期抖动周期抖动是时钟信号的周期时间相对于一定数量、随机选定的理想时钟信号周期的偏差。

如果我们能对一定数量的时钟周期进行测量，就可以计算出这一段时间测量窗口内的平均时钟周期以及其标准偏差与峰峰值。

我们通常将标准偏差和峰峰值分别称作 RMS 值和 Pk-Pk 周期抖动。

许多已发表的文献中往往将周期抖动定义为测得的时钟周期与理想周期之间的差异，但在实际应用中，想要量化理想周期往往有困难。

如果用示波器观察设定频率为 100 MHz 的振荡器的输出，测得的平均周期可能是 9.998 ns，而非理想周期的 10 ns。

因此，在实际测量中可将测量时间窗口内的平均周期视为理想周期。

周期抖动应用2.1.1周期抖动在数字系统中的时序冗余度计算方面非常实用。

例如，在一个基于微处理器的系统中，处理器在时钟上升之前需要 1 ns 的数据建立时间。

如果时钟的周期抖动为 -1.5 ns ，则时钟的上升沿可能发生在数据有效前，因而微处理器可能得到不正确的数据。

该实例如图 1 所示。

图 1：因时钟抖动造成的数据建立时间冲突同样，如果另一个微处理器的数据保持时间要求为 2 ns ，但时钟抖动为 +1.5 ns ，则数据保持时间缩短至 0.5 ns 。

微处理器也会得到不正确的数据。

这种情况如图 2 所示。

行信号接收端误码率高、系统不稳定等现象，因此时钟抖动的测量与分析非常重要。

1 时钟抖动定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。

以图1所示时钟为例，理想时钟的周期为T,实际时钟的周期为T1,T2,T3……图1 时钟抖动示意图1.1 时间间隔误差（TIE jitter）统计每一个实际时钟的边沿与理想时钟的边沿之间的偏差，如上图所示的TIE1，TIE2…1.2 周期抖动（Period jitter）统计每一个实际时钟的周期（也就是上升沿到上升沿）与理想时钟周期之间的偏差。

也就是Period jitter = T1- T，实际也就是TIE2-TIE1。

也就是说，在数学上，Period jitter 是TIE jitter 的差分。

对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和有效值（RMS 值），峰峰值是所有样本中的抖动的最大值减去最小值，而有效值是所有样本统计后的标准偏差。

其计算公式为：S =（1）X 代表所采用的样本X1,X2,...,Xn 的均值。

下面是一个100M 时钟的 TIE Jitter、Period Jitter、Cycle to Cycle jitter 的峰峰值和有效值的计算方法。

该1OOMHz 时钟，第一个到第四个周期分别为9.9ns，10.1ns，9.9ns，10.Ons，假设其理想时钟周期为10ns每个周期的TIEJitter 为：TIE1=10 ns -9�9 ns =0�1ns TIE2=10 ns -10�1 ns =-0�1ns TIE3=10 ns -9�9 ns =0�1ns TIE4=10 ns -10 ns =0nsTIE jitter 峰峰值=0.1 ns -(-0.1 ns）=0.2ns TIEjitter 有效值：将TIE1~4按公式1计算可得每个周期的Period Jitter 为P1=9�9ns-10ns=-0�1ns P2=10�1ns-10ns=0�1ns P3=9�9ns-10ns=-0�1ns P4=0nsPeriodJitter 峰峰值=0.1ns-(-0.1ns)=0.2ns PeriodJitter 有效值：将P1~P4按公式1计算可得49（通常为幅度的 50％）的水平宽度。

译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。

时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。

影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。

2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。

如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。

这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。

许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。

但是真实情况下很难对理想周期进行量化。

如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。

所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。

2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。

时钟抖动测试方法
时钟抖动测试是一种用于测试时钟稳定性的方法。

时钟抖动是指时钟
信号在短时间内发生的微小波动，这种波动可能会导致系统出现错误。

因此，时钟抖动测试对于保证系统的稳定性和可靠性非常重要。

时钟抖动测试的方法有很多种，下面介绍一种常用的方法：
1. 准备测试设备：需要一台高精度的频率计和一台信号发生器。

2. 设置信号发生器：将信号发生器的频率设置为需要测试的时钟频率，并将输出信号连接到频率计上。

3. 测量时钟频率：使用频率计测量时钟的频率，并记录下来。

4. 生成测试信号：使用信号发生器生成一个频率为1Hz的正弦波信号，并将其连接到示波器上。

5. 观察示波器波形：在示波器上观察正弦波信号的波形，如果波形出
现了明显的抖动，则说明时钟存在抖动问题。

6. 分析测试结果：根据示波器上观察到的波形，可以分析出时钟的抖
动情况。

如果抖动很小，则说明时钟稳定性较好；如果抖动较大，则需要进一步调整时钟频率或者更换时钟源。

需要注意的是，时钟抖动测试需要在实验室等稳定的环境下进行，避免外界干扰对测试结果的影响。

此外，测试时钟的频率应该尽量接近实际使用时钟的频率，以保证测试结果的准确性。

总之，时钟抖动测试是一项非常重要的测试工作，可以帮助我们保证系统的稳定性和可靠性。

通过上述方法进行测试，可以有效地检测时钟抖动问题，并及时采取措施进行调整，从而提高系统的性能和可靠性。

文章编号:100429037(2006)0120099204时钟抖动测量方法吴义华　宋克柱　何正淼(中国科学技术大学近代物理系,合肥,230026)摘要:研究了时钟抖动的测量方法,并根据时钟抖动与ADC 采样信号信噪比之间的关系,提出利用信噪比测量时钟抖动的两种方法:(1)通过信噪比与信号频率之间的关系计算时钟抖动的频率扫描法;(2)通过信噪比与信号幅度之间的关系计算时钟抖动的幅度扫描法。

同时利用M atlab 分别对两种方法进行了仿真和验证。

最后用这两种方法分别测量了锁相环时钟和晶振时钟的抖动。

测量结果表明,频率扫描法、幅度扫描法测量时钟抖动操作简单、测量精确,并且具有很好的一致性。

关键词:时钟抖动;信噪比;频率扫描法;幅度扫描法中图分类号:T P 27412 文献标识码:A　收稿日期:2005205231;修订日期:2005212203Clock J itter M ea surem en t M ethodW u Y ihua ,S ong K ez hu ,H e Z hengm iao(D epartm ent of M odern Physics ,U niversity of Science &T echno logy of Ch ina ,H efei ,230026,Ch ina )Abstract :M easu rem en t m ethods fo r the clock jitter are review ed ,and tw o new m ethods fo r m easu ring the clock jitter are pu t fo r w ard based on the relati on sh i p betw een the inpu t clock jit 2ter and the signal 2to 2no ise rati o (SN R )of the signal sam p led by an ADC :(1)T he frequency 2scann ing m ethod based on the relati on sh i p betw een the SN R and the signal frequency ;(2)T he am p litude 2scann ing m ethod based on the the relati on sh i p betw een the SN R and the signal am 2p litude .Tw o m ethods are si m u lated in M atlab ,and the actual jitters of a PLL clock and a crys 2tal o scillato r clock are m easu red .M easu rem en t resu lts show that the frequency 2scann ing and the am p litude 2scann ing m ethods are easy ,accu rate to m easu re the clock jitter ,and have a good con sistency .Key words :clock jitter ;signal 2to 2no ise rati o ;frequency 2scann ing m ethod ;am p litude 2scann ingm ethod 现代数据采集、串行通信等系统的时钟速度越来越高,时钟抖动对系统性能的影响也越来越大。

时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。

TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。

理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。

Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。

Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。

对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。

如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。

图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。

TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。

对于串行收发器的参考时钟，通常测量其TIE抖动。

如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。

当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。

另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。

在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。

比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。

译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。

时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。

影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。

2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。

如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。

这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。

许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。

但是真实情况下很难对理想周期进行量化。

如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。

所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。

2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。