AD原理图转ORCAD原理图
- 格式：pdf
- 大小：193.60 KB
- 文档页数：2
AD原理图转ORCAD原理图
AD原理图转ORCAD原理图
最近由于⼯作需要，要把⼀份AD的原理图转化到orcad中，经过⾃⼰的实践，把经验总结如下，希望能对有类似问题的⼈⼀点帮助。1.⼯具：
a) AD
b) Capture CIS
2.转化具体步骤：
1).⽤AD打开project⽂件,如果是只有sch⽂件的请建⽴project⽂件
2).在project上选择另存（如下图），在弹出的窗⼝选择⽂件为orcad的DSN 格式，保存。
3).如果出错，可以将原理图分成⼏部分分别存为⼏个project再转换。
这⾥只指出⼀点，在转化过程中，若要提⽰Duplicated Components,例如下图：
Components C143 and C110 have the same library reference (ELECTR0 1),but different internal structure.这⾥查⼀下AD的原理图可知，⼆者是同⼀个lib ref只是part属性不⼀样，也就说标⽰值或器件类别不⼀样，⽐⽅说⼀个为1 0Uf，⼀个为200Uf。下⾯问你如何处理这些组件，有三个选项，Process only the first instance and ignore all the rest. 这个选项的话在capture CIS中的原理图的Design cache 中只⽣成⼀个库器件，这⾥是ELECTR01.第⼆个选项是Process all thecomponents，giving them unique names.这个选项在Des ign cache 对同lib ref不同part的元件⽣成不同的库器件，这个是ELECTR0, ELECTR0_1.第三个选项则是Abort the library generation。在Design cache 中不⽣成任何器件，但原理图中也没有器件，只有符号的链接。这⾥为了在C apture CIS中修改电路⽅便，推荐选择第⼀个。
通过这⼀功能我们可以直接将AD的原理图转化到Capture CIS中。3.下⾯就是修改Capture CIS中的电路图了，这⾥，提出⼏点注意事项。
先提醒⼀下，在修改过程中，要时刻注意保存，软件经常出问题。3.1序号修改
3.1.1) 对于⼀个封装中有多个部分的器件，要注意修改其位号。例如⼀个74ls0 0，在AD中使⽤其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加,并且要对part reference 和reference 都要进⾏处理。（同⼀个器件的不同部分part reference不同，但reference同）.3.1.2)修正了1中的错误后，不要进⾏重置编号和重新编号。如果原来的图没有错误的话，⼀定要把reference的值设置为partreference的值，可拷贝复制。(若重置编号，只有改动过编号的元件会变成前缀+？的形式，⽽其他的则不会。原因未知，可能是由于部分电路图⽤了⽐较其他的命名⽅式的缘故，很有可能是o rcad和AD不兼容的地⽅)3.1和3.2中part reference 和reference的处理不同，这个就是对part refere nce 和reference的理解问题了，part reference 针对的是器件的芯⽚部分⽽⾔的，在整个电路图是唯⼀的，是器件的唯⼀标注，但reference是针对封装⽽⾔的，同⼀个封装可以有多个芯⽚，或者⼀个芯⽚的多个部分。
注意：这⾥如果真的需要对原理图器件进⾏重新编号，还有有办法的，那就是修改器件的part reference，随便改，可以整体修改，然后重置在重新编号就可以了。3.2器件修改
3.2.1) ⼀些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使⽤库编辑的⽅法添加上来。(这步必需先做，涉及到后⾯的器件的重新连接问题，具体原因是添加针脚编号后，如果针脚类型是Line针脚长度变长了。)[不⽤处理的元件主要是⼀些针脚编号可见的元件，⼀般前缀为J,RN,U等，当然并不绝对，主要是以针脚是是否可见为依据][增加管脚号时出现的情况是针脚变成了，应尽量选择SHort,这样⼦在3.3中处理的时候空间上调整容易些]3.2.2)上下有针脚的器件针脚名字和编号是⽔平的，只要在part edit中设置pin rotate 为true 就可以了。
3.2.3)器件针脚命名为NC的需要改掉(在⽣成⽹表的过程中，会报错，原因未知)。
3.2.4)器件针脚名相同的，需要改变针脚类型为POWER.
3.3 Net的重新处理
3.3.1)器件修改后，许多器件的针脚连接（主要是电阻，电容）出现了问题，需要重新连接。
3.3.2)电路图中的地需要调整拉长⼀格，才能消除原来的⼀些交叉没有连结的警告。
3.3.3)电路图中的电源的name跑了电路图之外，拉回来或者换掉。
3.3.4) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在A D中已经在⽗设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。3.4封装的处理
3.4.1) AD在输出Capture DSN⽂件的时候，没有输出封装信息，在Capture 中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们⼿⼯为元件添加封装信息，这也是整个转化过程中最耗时的⼯作。在添加封装信息时要注意保持与AD设计中的封装⼀致性，以及Cadence在封装命名上的限制。例如⼀个电阻，在AD中的封装为AXIAL0.4，在后⾯介绍的封装库的转化中，将被
修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再⽐如DB9接插件的封装在AD中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。注意同⼀种器件可能有不同的封装，⼀定要按照原来图上的封装给出相应的封装。3.5其他需要处理的地⽅。
3.5.1)标题栏在转化过成中丢失，需要重新添加。
⼩结：基本上注意到上述⼏点，我们就可以将AD的原理图转化到Capture中。进⼀步推⼴，这也为现有的AD原理图符号库转化到Capture提供了⼀个途径。E群不得了的layout⼈(群号：19421245)—上官⼩⾬
2009年11⽉27⽇16：20
