(完整版)《数字电路》期末模拟试题及答案
- 格式:doc
- 大小:394.01 KB
- 文档页数:4
数电期末考试题库及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是:A. 与运算B. 或运算C. 非运算D. 异或运算答案:A2. 下列哪个不是TTL逻辑门的类型?A. 与非门B. 或非门C. 与门D. 异或门答案:D3. 一个D触发器的输出Q在时钟脉冲的上升沿时:A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案:A4. 在数字电路中,一个4位二进制计数器的最大计数是:A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有:A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案:A6. 以下哪个是同步时序电路的特点?A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案:B7. 在数字电路设计中,使用布尔代数的目的是:A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案:A8. 一个8位移位寄存器可以存储多少位二进制数?A. 4B. 8C. 16D. 32答案:B9. 在数字电路中,一个三态输出门可以处于以下哪种状态?B. 低电平C. 高阻态D. 所有上述状态答案:D10. 一个二进制计数器在计数过程中,如果遇到一个无效的输入,它将:A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案:A二、多项选择题(每题3分,共15分)1. 下列哪些是数字电路中常用的逻辑门?A. 与门B. 或门C. 非门D. 异或门E. 与非门答案:ABCDE2. 数字电路中的触发器可以用于:A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案:ABC3. 下列哪些是数字电路的优点?A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案:ABCD4. 在数字电路中,同步电路与异步电路的区别在于:A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案:AB5. 以下哪些因素会影响数字电路的性能?A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案:ABCD三、简答题(每题5分,共20分)1. 简述数字电路与模拟电路的主要区别。
《数字电路》模拟卷一、单项选择题 (共5小题,每小题2分,共10分)1.下列各式中,哪一个是三变量A 、B 、C 的最大项。
( D )A. ABCB. AB+CC.+BD. +B+C2.Y=0A B C D ⋅+⋅+的非函数为( A )。
A. =()()A B C D +⋅+B. =()()A B C D +⋅+C. =A B C D ⋅+⋅D. =A B C D ⋅+⋅3.一个8线-3线优先编码器的输入为I 0-I 7 (优先级别从低到高),输出端高电平有效。
则当I 6有效时,其输出210Y Y Y ⋅⋅的值是( B )。
A. 111B. 110C. 011D. 1014.如右图所示的时序逻辑电路,该计数器的模是( DA.九B.十C.十一D.十二5.某二进制译码器输入端的个数为4,则输出端的个数为( A )。
A. 16B.8C.4D.2二、填空题 (共8小题,每空2分,共20分)1.F(A,B,C)=A +AB +AC 的最简逻辑函数表达式为 A+B 。
2.L AB C D =++的对偶函数'L = (A+B)·(C 非+D 非) 。
3.对于任意一个最小项,只有一组变量取值使得它的值为 1 。
4.D 触发器特征方程为 Q N+1=D 。
5.锁存器和触发器都是具有 存储 功能的电路,是构成时序电路的基本逻辑单元。
6.按照时序逻辑电路的动作特点分,可分为 同步时序逻辑电路 和 异步时序逻辑电路 。
7.全加器和计数器中属于组合逻辑电路的是 全加器 ,属于时序逻辑电路的是 计数器 。
8.JK 触发器的输入为1J =和0K =,则1n Q += 1 。
三、判断题 (对打“√”,错打“×”.共5小题,每小题1分,共5分)1.十进制数共0~9十个数码,可以用4位二进制数来表示1位十进制数的十个数码,如8421BCD 码。
( T )2.优先编码器在任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。
数电期末考试试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是以下哪三种?A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案:A2. 下列哪个不是组合逻辑电路的特点?A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案:A3. 触发器的主要用途是什么?A. 存储信息B. 放大信号C. 转换信号D. 滤波答案:A4. 以下哪个不是数字电路的优点?A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案:D5. 一个4位二进制计数器的最大计数范围是多少?A. 8B. 16C. 32D. 64答案:B6. 以下哪个是同步时序逻辑电路的特点?A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案:C7. 一个D触发器的输出Q与输入D的关系是?A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案:A8. 以下哪个是数字电路设计中常用的优化方法?A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案:B9. 布尔代数的基本运算有哪些?A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案:A10. 以下哪个是数字电路中常用的存储元件?A. 电容B. 电感C. 电阻D. 二极管答案:A二、简答题(每题10分,共30分)1. 简述数字电路与模拟电路的区别。
答案:数字电路处理的是离散的数字信号,而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力,可靠性高,易于集成,功耗相对较低。
模拟电路则在信号处理方面更为灵活,但容易受到噪声干扰,集成度相对较低。
2. 解释什么是时序逻辑电路,并给出一个例子。
答案:时序逻辑电路是一种具有存储功能的数字电路,其输出不仅取决于当前的输入,还取决于电路的历史状态。
数字电路期末试题及答案1. 选择题(每题2分,共30题,总分60分)(1) 以下哪种逻辑门的输出为低电平时,输入端需全为高电平?A. 与门B. 或门C. 非门D. 异或门答案:C(2) 下列选项中,哪个是数码管的常见类型?A. BCD码B. 七段码C. 格雷码D. 码编码答案:B(3) 在数字电路中,把输入引脚作为输出引脚使用的器件是?A. 复用器B. 反相器C. 编码器D. 解码器答案:D(4) 单位延时器可用于延时输入信号,它的作用是?A. 放大延时信号B. 过滤延时信号C. 产生延时信号D. 编码延时信号答案:C(5) 下面哪个是D触发器的输出特性?A. 同步输出B. 反转输出C. 清零输出D. 使能输出答案:B(6) 在四位二进制加法器电路中,超过位数范围的进位称为?A. 高位进位B. 低位进位C. 溢出进位D. 数据进位答案:C...2. 填空题(每空2分,共10空,总分20分)(1) 由三个反相器构成的分频电路称为_______。
答案:三分频(2) 一个四位二进制数可以表示_______个不同的状态。
答案:16...3. 简答题(每题10分,共6题,总分60分)(1) 请简要说明译码器(Decoder)的工作原理及其应用场景。
答案:译码器是一种组合逻辑电路,用于将输入的编码信号转换为输出的解码信号。
它根据特定的逻辑关系来解码输入信号,并且只有一个输出端口被激活,其他输出均为低电平。
常见的应用场景包括数码管显示、地址解码、信号传递等。
(2) 请简要说明触发器(Flip-flop)的工作原理以及它与时序电路的关系。
答案:触发器是一种存储器件,用于在时序电路中存储和传输信息。
它有两个稳定的输出状态,分别称为"Set"和"Reset"。
触发器能够根据控制信号的变化来决定是否改变输出状态,从而实现信息的存储和传输。
触发器在时序电路中起着重要的作用,用于实现存储、计数和时序控制等功能。
数字电路期末考试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系是:A. 与逻辑(AND)B. 或逻辑(OR)C. 非逻辑(NOT)D. 异或逻辑(XOR)答案:C2. 下列哪个不是数字电路的特点?A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案:C3. 一个简单的触发器可以存储多少位二进制信息?A. 1位B. 2位C. 3位D. 4位答案:A4. 以下哪个是组合逻辑电路的特点?A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案:B5. 在数字电路中,同步计数器与异步计数器的主要区别是:A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案:A6. 一个4位二进制计数器最多能计数到:A. 15B. 16C. 8D. 4答案:B7. 以下哪个是数字电路中常用的存储元件?A. 电阻B. 电容C. 电感D. 晶体管答案:D8. 以下哪个不是数字电路中的逻辑门?A. NANDB. NORC. XORD. TRIAC答案:D9. 一个完整的数字电路设计流程包括以下哪些步骤?A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案:D10. 以下哪个是数字电路中的时序逻辑电路?A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案:B二、简答题(每题5分,共20分)1. 简述数字电路与模拟电路的区别。
答案:数字电路主要处理离散的数字信号,具有逻辑功能,而模拟电路处理连续的模拟信号,主要用于信号放大、滤波等。
2. 解释什么是触发器,并说明其在数字电路中的作用。
答案:触发器是一种具有记忆功能的逻辑电路,能够存储一位二进制信息。
在数字电路中,触发器用于存储数据,实现计数、定时等功能。
3. 什么是组合逻辑电路?请举例说明。
答案:组合逻辑电路是由逻辑门组成的电路,其输出只依赖于当前的输入状态,不具有记忆功能。
数字电路的期末试题一、客观题:请选择正确答案,将其代号填入()内;(本大题共10 小题,每空 2 分,共20 分)⒈ 当某种门的输入全部为高电平,而使输出也为高电平者,则这种门将是:A.与非门及或非门;B .与门及或门;C.或门及异或门; D .与门及或非门.( B )⒉ 在如下所列 4 种门电路中,与图示非门相等效的电路是:( B )⒊ 已知,则函数 F 和H 的关系,应是:( B )A.恒等; B .反演; C .对偶;D .不确定.⒋ 若两个逻辑函数恒等,则它们必然具有唯一的:(A)A.真值表; B .逻辑表达式; C .电路图; D .逻辑图形符号.⒌ 一逻辑函数的最小项之和的标准形式,它的特点是:(C)A.项数最少; B .每个乘积项的变量数最少;C.每个乘积项中,每种变量或其反变量只出现一次;D.每个乘积项相应的数值最小,故名最小项.⒍ 双向数据总线可以采用( B )构成。
A.译码器; B .三态门; C .与非门; D .多路选择器.⒎ 在下列逻辑部件中,不属于组合逻辑部件的是( D )。
A.译码器; B .编码器; C .全加器; D .寄存器.⒏ 八路数据选择器,其地址输入端(选择控制端)有( C )个。
A.8 个 B .2 个 C .3 个 D .4 个⒐ 为将D触发器转换为T 触发器,如图所示电路的虚线框内应是( D )。
A.或非门 B .与非门 C .异或门 D .同或门⒑ 为产生周期性矩形波,应当选用( C )。
A.施密特触发器 B .单稳态触发器C.多谐振荡器 D .译码器、化简下列逻辑函数(每小题 5 分,共10 分)⒈ 用公式法化简逻辑函数:⒉ 用卡诺图法化简逻辑函数:Y(A,B,C,D)= ∑ m(2 ,3,7,8,11,14)给定约束条件为m0+m5+m10+m15 =0三、非客观题(本题两小题,共20 分)⒈ 如图所示为三输入变量的或门和与门的逻辑图。
根据两种不同(见图b),画出Y1、Y 2 的输入波形的波形。
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时,多子以扩散运动为主,形成正向电流;反向偏置时,少子漂移运动,形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=,则该三态门当控制信号C 为高电平时,输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2;十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后,总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器,需要四个触发器,有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+;约束方程为RS=0 。
8. 下图所示电路中,Y 1 =B A Y 1=2Y 3 =AB Y 3=二、选择题1. 下列函数中,是最小项表达式形式的是____c _____。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为__d ___。
A . J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3.数值[375]10与下列哪个数相等_b __。
A . [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4.属于组合逻辑电路的是_____b ______A . 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5.M 进制计数器状态转换的特点是:设定初态后,每来_c __个计数脉冲CP ,计数器重新B2BV CC Y1- 2 -回到初态。
A . M-1 B. M+1 C. M6.为了把杂乱的、宽度不一的矩形脉冲信号,整形成具有固定脉冲宽度的矩形波信号输出,我们应选用_b __电路。
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态,存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是R S=0。
12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.1B.2C.4D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时,共有 D 个变量取值组合? A. n B. 2n C. n 2 D. 2n5、在何种输入情况下,“与非”运算的结果是逻辑0。
《数字电路》试卷一、填空题(每空1分,共20分)1. 有一数码10010011,作为自然二进制数时,它相当于十进制数( ),作为8421BCD 码时,它相当于十进制数( )。
2.三态门电路的输出有高电平、低电平和( )3种状态。
3.TTL与非门多余的输入端应接( )。
4.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接( )电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ,该函数的反函数F =( )。
6. 如果对键盘上108个符号进行二进制编码,则至少要( )位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为( )V ,其输出高电平为( )V ,输出低电平为( )V , CMOS 电路的电源电压为( ) V 。
8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出 01234567Y Y Y Y Y Y Y Y 应为( )。
9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有( )根地址线,有( )根数据读出线。
10. 两片中规模集成电路10进制计数器串联后,最大计数容量为( )位。
11.);Y 3 =( )。
12. 某计数器的输出波形如图1所示,该计数器是( )进制计数器。
13.驱动共阳极七段数码管的译码器的输出电平为( )有效。
二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。
错选、多选或未选均无分。
)1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A .F(A,B,C)=∑m (0,2,4) B. (A,B,C)=∑m (3,5,6,7) C .F(A,B,C)=∑m (0,2,3,4) D. F(A,B,C)=∑m (2,4,6,7)2.8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是( )。
数电期末考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有()个稳定状态。
A. 1B. 2C. 3D. 43. 一个四进制计数器有()个状态。
A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出()种不同的二进制信号。
A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是()。
A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中,若要实现逻辑“与”运算,应该使用()门。
A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于()。
A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储()位二进制数。
A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中,其输出状态的变化规律是()。
A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中,若要实现逻辑“或”运算,应该使用()门。
A. 与门B. 或门C. 非门D. 异或门二、填空题(每题2分,共20分)1. 在数字电路中,逻辑“0”通常用电压______伏特表示,逻辑“1”通常用电压______伏特表示。
2. 一个3线到8线译码器的输入端有______个信号线,输出端有______个信号线。
3. 一个4位二进制计数器的进位链是______进制的。
4. 一个D触发器的输出Q与输入D的关系是______。
5. 在数字电路中,逻辑“非”运算的符号是______。
6. 一个4位二进制计数器的计数范围是______到______。
7. 一个3线到8线译码器可以译出______种不同的二进制信号。
8. 一个8位寄存器可以存储______位二进制数。
- 1 -
一、填空题
1. PN 结具有单向导电性。
正向偏置时,多子以扩散运动为主,形成正向电流;反向
偏置时,少子漂移运动,形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=,则该三态门当控制信号C 为高电平时,
输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2;十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后,总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器,需要四个触发器,有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+;约束方程为RS=0 。
8. 下图所示电路中,Y 1 =B A Y 1=
2Y 3 =AB Y 3=
二、选择题
1. 下列函数中,是最小项表达式形式的是____c _____。
A. Y=A+BC
B. Y=ABC+ACD
C. C B A C B A Y +⋅=
D. BC A C B A Y +⋅=
2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为__d ___。
A . J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3.数值[375]10与下列哪个数相等_b __。
A . [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4.属于组合逻辑电路的是_____b ______
A . 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5.M 进制计数器状态转换的特点是:设定初态后,每来_c __个计数脉冲CP ,计数器重
新
B
2
B
V CC Y
1
- 2 -
回到初态。
A . M-1 B. M+1 C. M
6.为了把杂乱的、宽度不一的矩形脉冲信号,整形成具有固定脉冲宽度的矩形波信号输
出,我们应选用_b __电路。
A . 施密特触发器 B. 单稳态触发器 C. 多谐震荡器
三、化简下列逻辑函数,写出最简与或表达式
1. D C B CD A B A Y 1++++=
2. Y 2=Y 2(A,B,C)=Σm (0,2,3,4,5,7)
3. Y 3=Y 3(A,B,C,D)=Σm (1,3,5,7,9)+Σd (10,11,12,13,14,15)
四、分析设计题
1.用四2输入或非门74LS02实现)D C )(B A (F ++=的逻辑功能,请画出实验连线图。
74LS02的外部引线排列见下图(允许反变量输入)。
- 3 -
2.说明图示电路的功能。
要求:
(1)写出每个触发器的驱动方程、状态方程;
(2)列出状态转换表;画出状态图;根据给定CP 信号的波形画出各触发器输出端Q 1、Q 2、Q 3的波形。
(设各触发器的初始状态均为“0”)
三、化简下列逻辑函数,写出最简与或表达式
D C B A
Y 1+++=
C B AC B A Y 2++= 或 C A BC B A Y 2++=
D Y 3=
四、分析设计题 (共 40分,每题20分) 1、D C B A F +++=
Q 1 Q 2 Q 3
A
V CC 4Y 4B 4A 3Y 3B 3A
1Y 1A 1B 2Y 2A 2B 地
B
C
D
F
- 4 -
2、
方程部分共8分;图、表共8分;电路功能4分。
驱动方程:(4分)
状态方程:(4分)
状态表:(2分)
电路功能:(4分)
同步五进制加法计数器
1
K ;Q Q J ;Q K J ;1K ;Q J 3213122131======n 3n 2n 11n 3n 2n 1n 2n 1n 2n 11n 2n 1n
31n 1Q Q Q Q Q Q Q Q Q Q Q Q Q Q =⊕=+==+++
Q 1n Q 2n
Q 3n Q 1n+1 Q 2n+1 Q 3n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0。