最新计算机组成原理第四章作业答案(终板)
- 格式：doc
- 大小：346.50 KB
- 文档页数：23
下载文档原格式
合集下载
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理—习题解答(第四章)
第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目的各是什么？对这两个存储层次的管理有何异同点？❒题解:1、设计cache的目的是为了提高存储器的访问速度。
Cache层使得CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以达到主存的容量。
设计虚存的目的是为了提高存储器的容量。
虚拟存储技术使得用户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
2、两个存储层次管理的异同点：两个层次的功能均由系统自动实现，对用户来讲都是透明的。
第四章4.2两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百~几百K 字节左右。
主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。
一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。
而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。
Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对程序员均是透明的。
而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，是透明的。
第四章4.4❒4.4 图4-3中，如果检索寄存器的值为“**** 1011 **** ****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存器中的值又是什么？❒题解：❒屏蔽寄存器的值是：0000 1111 0000 0000;完成检索后匹配寄存器的值为：01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处？答：将数据Cache和指令Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
计算机组成原理课后答案第四章_庞海波
答：
设DRAM的刷新最大间隔时间为2ms，
则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs
即：每7.8125µs刷新一行。
集中刷新时，死时间为256*0.1us=25.6us。
分散刷新，刷新间隔0.2us，死时间为0.1us，读写周期0.2us
异步刷新，死时间0.1us，刷新间隔7.8125us。
第四章思考题与习题
1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
答：
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与CPU直接交换信息。
CACHE：为了解决CPU和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存
页面容量=总容量/页面数= 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位
组容量=页面容量/组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串联成16K×8位
组内片数=组容量/片容量= 1K×8位/ 1K×4位= 2片，两片1K×4位芯片位并联成1K×8位
存储器逻辑框图：
设DRAM的刷新最大间隔时间为2ms，
则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs
即：每7.8125µs刷新一行。
集中刷新时，死时间为256*0.1us=25.6us。
分散刷新，刷新间隔0.2us，死时间为0.1us，读写周期0.2us
异步刷新，死时间0.1us，刷新间隔7.8125us。
第四章思考题与习题
1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory
答：
主存：与CPU直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与CPU直接交换信息。
CACHE：为了解决CPU和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存
页面容量=总容量/页面数= 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位
组容量=页面容量/组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串联成16K×8位
组内片数=组容量/片容量= 1K×8位/ 1K×4位= 2片，两片1K×4位芯片位并联成1K×8位
存储器逻辑框图：
计算机组成原理第五版 白中英(详细)第4章习题参考答案
第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。
指令最好半字长或单字长，设16位比较合适。
一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。
2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。
答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。
双操作数指令单操作数指令无操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1) 单字长二地址指令。
(2) 操作码字段OP可以指定26=64种操作。
(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。
(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二地址指令，用于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。
有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
5．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。
根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。
计算机组成原理第4章习题参考答案
计算机组成原理第4章习题参考答案第4章数值的机器运算4-2．某加法器采⽤组内并⾏，组间并⾏的进位链，4位⼀组，写出进位信号C6逻辑表达式。
[解] 组间并⾏的进位链，产⽣的最低⼀组的进位输出为：C4=G1*+P1*C0 （其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1；P1*=P4P3P2P1）然后在组内产⽣进位信号C6：C6=G6+P6C5=G6+P6G5+P6P5C44-4．已知X和Y，使⽤它们的变形补码计算出X+Y，并指出结果是否溢出。
（1）X=0.11011，Y=0.11111（2）X=0.11011，Y=-0.10101（3）X=-0.10110，Y=-0.00001（4）X=-0.11011，Y=0.11110[解]（1）[X]补=0.11011，[Y]补=0.1111100.11011 [X]补+00.11111 [Y]补01.11010 [X+Y]补结果正溢出！（2）[X]补=0.11011，[Y]补=1.0101100.11011 [X]补+11.01011 [Y]补00.00110 [X+Y]补结果不溢出！X+Y=0.00110（3）[X]补=1.01010，[Y]补=1.1111111.01010 [X]补+11.11111 [Y]补11.01001 [X+Y]补结果不溢出！X+Y=-0.10111（4）[X]补=1.00101，[Y]补=0.1111011.00101 [X]补+00.11110 [Y]补00.00011 [X+Y]补结果不溢出！X+Y=0.000114-5．已知X和Y，使⽤它们的变形补码计算出X-Y，并指出结果是否溢出。
（1）X=0.11011，Y=-0.11111（2）X=0.10111，Y=0.11011（3）X=0.11011，Y=-0.10011（4）X=-0.10110，Y=-0.00001[解]（1）[X]补=0.11011，[Y]补=1.00001， [-Y]补=0.1111100.11011 [X]补+00.11111 [-Y]补01.11010 [X-Y]补结果正溢出！（2）[X]补=0.10111，[Y]补=0.11011, [-Y]补=1.0010100.10111 [X]补+11.00101 [-Y]补11.11100 [X-Y]补结果不溢出！X-Y=11.11100（3）[X]补=0.11011，[Y]补=1.01101, [-Y]补=0.1001100.11011 [X]补+00.10011 [-Y]补01.01110 [X-Y]补结果正溢出！（4）[X]补=1.01010，[Y]补=1.11111，[-Y]补=0.0000111.01010 [X]补+00.00001 [-Y]补11.01011 [X-Y]补结果不溢出！X-Y=-0.101014-6．已知：X=0.1011，Y=-0.0101求：[X/2]补 ,[X/4]补 ,[-X]补 ,[Y/2]补 ,[Y/4]补 ,[-Y]补,[2Y]补[解] 由[X]补=0.1011,[Y]补=1.1011 得：[X/2]补=0.0101，[X/4]补=0.0010，[-X]补=1.0101[Y/2]补=1.1101，[Y/4]补=1.1110，[-Y]补=0.0101，[2Y]补=1.01104-7. 设下列数据长8位，包括⼀位符号位，采⽤补码表⽰，分别写出每个数右移或左移两位之后的结果（1）0.1100100 (2) 1.0011001 (3) 1.1100110 （4）1.0000111[解] （1）右移两位后为 0.0011001 左移两位后为1.0010000（溢出）或0.0010000 （2）右移两位后为 1.1100110 左移两位后为0.1100100（溢出）或1.1100100（3）右移两位后为1.1111001 左移两位后为 1.0011000（4）右移两位后为 1.11000001 左移两位后为0.0011100（溢出）或1.00111004-8．分别⽤原码乘法和补码乘法计算X×Y.(1) X=0.11011,Y=－0.11111(2) X=－0.11010,Y=－0.01110[解]原码乘法：（1）|X|=0.11011 → B, |Y|=0.11111 →C，0→A5=1，+ |X|00.1101100.01101 1 0 1 1 1 1 部分积右移1位5=1，+ |X|01.0100000.10100 0 1 0 1 1 1 部分积右移1位5=1，+ |X|01.0111100.10111 1 0 1 0 1 1 部分积右移1位5=1，+ |X|01.1001000.11001 0 1 0 1 0 1 部分积右移1位5=1，+ |X|01.1010000.11010 0 0 1 0 1 0 部分积右移1位所以， |X×Y|=0.1101000101X×Y=-0.1101000101（2） |X|=0.11010 → B， |Y|=0.01110 → C， 0→A 5=0，+ 000.0000000.00000 0 0 0 1 1 1 部分积右移1位5=1，+ |X|00.1101000.01101 0 0 0 0 1 1 部分积右移1位5=1，+ |X|01.0011100.10011 1 0 0 0 0 1 部分积右移1位5=1，+ |X|01.0110100.10110 1 1 0 0 0 0 部分积右移1位5=0，+ 000.1011000.01011 0 1 1 0 0 0 部分积右移1位所以, |X×Y|=0.010*******X×Y=+0.010*******补码乘法：（1）[X]补=0.11011 → B, [Y]补=1.00001 → C， 0 → A [-X]补说明 + [-X]补5C 6=10，+ [-X]补11.0010111.10010 1 1 0 0 0 0 1 部分积右移1位+ [X]补5C 6=01，+ [X]补00.0110100.00110 1 1 1 0 0 0 0 部分积右移1位5C 6=00，+ 000.0011000.00011 0 1 1 1 0 0 0 部分积右移1位5C 6=00，+ 000.0001100.00001 1 0 1 1 1 0 0 部分积右移1位5C 6=00，+ 000.0000100.00000 1 1 0 1 1 1 0 部分积右移1位+ [-X]补 5C 6=10，+ [-X]补所以， [X×Y]补=1.0010111011X×Y =-0.1101000101（2）[X]补=1.00110 → B， [Y]补=1.10010 → C， 0→A [-X]补说明5C 6=00，+ 01位+ [-X]补 00.11010 C 5C 6=10,+ [-X]补00.1101000.01101 0 0 1 1 0 0 1 部分积右移1位+ [X]补 11.00110 C 5C 6=01，+ [X]补11.1001111.11001 1 0 0 1 1 0 0 部分积右移1位+ 0 00.00000 C 5C 6=00，+ 011.1100111.11100 1 1 0 0 1 1 0 部分积右移1位+ [-X]补 00.11010 C 5C 6=10，+[-X]补00.1011000.01011 0 1 1 0 0 1 1 部分积右移1位+ 0 5C 6=11，+ 000.01011所以， [X×Y]补=0.010*******X×Y = 0.010*******4-10．分别⽤原码和补码加减交替法计算X/Y 。
计算机组成原理第四章作业答案终板
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方为什么要分这些层次计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
(完整版)计算机组成原理第4章作业参考答案
第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。
计算机组成原理第四章要求作业参考答案
习题4 4.1设X=0.1101，Y= -0.0110，求：（1）[X]补（2）[-X]补（3）[2X]补（4）[-2X]补（5）[X/2]补（6）[-X/2]补（7）[Y]补（8）[-Y]补（9）[2Y]补（10）[-2Y]补（11）[Y/2]补（12）[-Y/2]补（13）[-Y/4]补1. （1） [X]补= 0.1101（2） [-X]补= 1.0011（3） [2X]补= 0.1010 溢出（4） [-2X]补= 1.0110 溢出（5）[X/2]补= 0.0110注意：参见P109中的补码算术移位规则，以及P110的例4.4（6）[-X/2]补= 1.1001（7）[Y]补= 1.1010（8） [-Y]补= 0.0110（9） [2Y]补=1.0100（10）[-2Y]补=0.1100（11）[Y/2]补=1.1101（12）[-Y/2]补= 0.0010(13) [-Y/4]补= 0.00014.2 已知X和Y，用变形补码计算X+Y和X-Y，并指出运算结果是否溢出：(1) X=0.11011，Y=0.11111(2) X=-0.1101，Y=0.0110答：.（1）[X]补＝00.11011 [Y]补＝00.11111 [-Y]补＝11.00001[X]补 00.11011+ [Y]补 00.11111 [X+ Y]补 01.11010 [X]补 00.11011 + [-Y]补 11.00001 [X-Y]补 11.11100 S f1与S f2不同，溢出S f1与S f2相同，无溢出所以：[X+Y]补：发生溢出[X－Y]补= 1.11100注意：参见P107中的双符号位判溢方法原理。
（２） [X+Y]补=1.1001[X－Y]补：溢出4.4 使用原码一位乘法计算X*Y ： (1) X=0.11101，Y=0.01111 (2) X=-0.10011，Y=0.11010答： （１）[X]原＝0.11101 [Y]原＝0.01111000s s s P X Y =⊕=⊕=部分积0.00000乘数|Y|操作说明Y 5=1，+|X |0.11101+0.11101右移一位0.011100.11101+1.01011右移一位0.10101Y 2=1，+|X |0.11101+1.10010右移一位0.11001Y 1=0，+00.11101+1.10110右移一位0.11011+0.110110.00000 0011 01 0111011 0111 01101111右移一位Y 4=1，+|X |Y 3=1，+|X |100110.01101[]0.01101100110.0110110011P X Y ∴=∴⨯=+原4.5 使用补码Booth 乘法计算X*Y ： (1) X=0.01111，Y=-0.11101 (2) X=-0.10011，Y=-0.11010答：（１）［X ］补＝00.01111 ［Y ］补＝11.00011 ［-X ］补＝11.10001部分积00.00000乘数Y(Y n Y n+1)操作说明11.10001+11.1000111.1100000.00000+11.1100011.1110000.01111+00.01011右移一位00.0010100.00000+00.00101右移一位00.0001000.00000+00.0001000.0000111.1000111.10010+1.0001101 1.000110 1 1.00011 0 1 1.0001101 1.00Y 5Y 6=10，+[-X ]补右移一位Y 4Y 5=11，+0右移一位Y 0Y 1=10，+[-X ]补Y 1Y 2=00，+001101 1.001101右移一位Y 3Y 4=01，+[X ]补Y 2Y 3=00，+0所以：［X*Y ］补＝1.1001001101X*Y ＝-0.01101100114.6 分别使用原码恢复余数除法和原码加减交替除法计算X/Y ： (1) X=0.0111，Y=0.1101 (2) X=0.1011，Y=-0.1110 答：（１）原码恢复余数除法注意：参见P124中例4.9。
计算机组成原理_第四版课后习题答案(完整版)
计算机组成原理_第四版课后习题答案(完整版)计算机组成原理_第四版课后习题答案(完整版)由于题目要求按照题目的格式进行回复，因此将根据“计算机组成原理_第四版课后习题答案(完整版)”的格式进行回复。
第一章介绍计算机组成原理的重要性计算机组成原理是计算机科学中最基础的一门课程之一。
它涵盖了计算机的基本组成部分，包括处理器、存储器、输入输出设备等，并通过解析计算机的工作原理和实现方式来帮助我们理解计算机的工作方式。
第一章主要介绍了计算机组成原理的重要性和作用。
在本章中，我们将学习计算机体系结构的基本概念和术语，并了解到计算机组成原理对于学习和理解计算机硬件和软件之间的关系至关重要。
第二章计算机组成原理的基础知识第二章主要介绍计算机的基本组成部分和它们的功能。
这些组成部分包括中央处理器（CPU）、存储器、输入输出设备等。
2.1 中央处理器（CPU）中央处理器是计算机的大脑，负责执行各种计算和控制任务。
它由运算器、控制器和寄存器组成。
运算器负责进行算术和逻辑运算，控制器负责解析和执行指令，寄存器用于存储指令和数据。
2.2 存储器存储器用于存储指令和数据。
它分为主存储器（RAM）和辅助存储器（如硬盘、光盘等）。
主存储器用于临时存储正在执行的指令和数据，而辅助存储器用于长期存储数据。
2.3 输入输出设备输入输出设备用于与计算机进行交互。
常见的输入设备有键盘、鼠标，常见的输出设备有显示器、打印机等。
它们使我们能够通过输入设备将数据输入到计算机中，并通过输出设备将计算机处理的结果输出。
第三章计算机的指令和指令系统第三章主要介绍计算机的指令和指令系统。
指令是计算机中最基本的操作单位，它由操作码和操作数组成。
指令系统定义了计算机所支持的指令的集合和它们的格式。
3.1 指令和指令格式指令是计算机中最基本的操作单位，它由操作码和操作数组成。
指令格式定义了指令的布局和组织方式，常见的指令格式有累加器型、立即寻址型、间接寻址型等。
计算机组成与设计第三版 第四章课后答案
4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗？为什么会是这样？
பைடு நூலகம்
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位，没有乘除寄存器单独移位功能。当通用寄存器本 身移位时，乘除寄存器不受影响。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
计算机组成原理课后答案（白中英第四版）第四章
计算机组成原理课后答案（⽩中英第四版）第四章第四章1.不合理。
指令最好半字长或单字长，设16位⽐较合适。
2.3.(1)RR 型指令(2)寄存器寻址(3)单字长⼆地址指令(4)操作码字段OP 可以指定26=64种操作4.(1)双字长⼆地址指令，⽤于访问存储器。
操作码字段可指定64种操作。
(2)RS 型指令，⼀个操作数在通⽤寄存器（共16个），另⼀个操作数在主存中。
(3)有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。
5.(1)双操作数指令(2)23=8种寻址⽅式(3)24=16种操作6.(1)直接寻址⽅式(2)相对寻址⽅式(3)变址寻址⽅式(4)基址寻址⽅式(5)间接寻址⽅式(6)变址间接寻址⽅式7.40条指令需占6位，26=64，剩余24条可作为扩充4种寻址⽅式需占2位剩余8位作为地址X = 00 直接寻址⽅式 E = DX = 01 ⽴即寻址⽅式X = 10 变址寻址⽅式 E = （R ）+DX = 11 相对寻址⽅式 E = （PC ）+D2位E = PC H -DX = 01 ⽴即寻址⽅式X = 10 直接寻址⽅式 E = D(2)PC ⾼8位形成主存256个页⾯，每页K M 42561 个单元 (3)寻址模式X = 11尚未使⽤，故可增加⼀种寻址⽅式。
由于CPU 中给定的寄存器中尚可使⽤PC ，故可增加相对寻址⽅式，其有效地址E = PC+D ，如不⽤相对寻址，还可使⽤间接寻址，此时有效地址E = （D ）。
当位移量变成23位时，寻址模式变成3位，可有更多的寻址⽅式。
9. 16个通⽤寄存器占4位，64种操作占6位，剩下22位⽤于存储器地址，采⽤R为基址寄存器寻址，地址＝（R）＋D 当基址最⼤，D也是最⼤的时候，寻址能⼒最⼤⽽寄存器是32位的，故最⼤存储空间是232＋222 = 4GB＋4MB。
11.C12.(1)寄存器(2)寄存器间接(3)⽴即(4)直接(5)相对、基值、变址。
计算机组成原理习题答案第四章
１．指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么意思？解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
２．零地址指令的操作数来自哪里？一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得？各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
３．某机为定长指令字结构，指令长度１６位；每个操作数的地址码长６位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K 种，无操作数指令已有L种，问单操作数指令最多可能有多少种？上述三类指令各自允许的最大指令条数是多少？解：X ＝（２４－K）×２６－jL２６k双操作数指令的最大指令数：２４－１。
单操作数指令的最大指令数：１５×２６－１（假设双操作数指令仅１条，为无操作数指令留出１个扩展窗口）。
无操作数指令的最大指令数：２１６－２１２－２６。
其中２１２为表示某条二地址指令占用的编码数，２６为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有１条。
４．设某机为定长指令字结构，指令长度１２位，每个地址码占３位，试提出一种分配方案，使该指令系统包含：４条三地址指令，８条二地址指令，１８０条单地址指令。
解：４条三地址指令０００XXX YYY ZZZ…０１１XXX YYY ZZZ８条二地址指令１０００００XXX YYY…１００１１１XXX YYY１８０条单地址指令１０１００００００XXX…１１１１１００１１XXX５．指令格式同上题，能否构成：三地址指令４条，单地址指令２５５条，零地址指令６４条？为什么？解：三地址指令４条０００XXX YYY ZZZ…０１１XXX YYY ZZZ单地址指令２５５条１００００００００XXX…１１１１１１１１０YYY只能再扩展出零地址指令８条，所以不能构成这样的指令系统。
计算机组成原理第四章答案
计算机组成原理第四章答案第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。
指令最好半字长或单字长，设16位⽐较合适。
⼀个字符的ASCII 是7位，如果设计主存单元字长为32位，则⼀个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间⽽已，不过，⼀条指令⾄少占⼀个单元，但只占⼀个单元的12位，⽽另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很⼤了。
2．假设某计算机指令长度为32位，具有双操作数、单操作数、⽆操作数三类指令形式，指令系统共有70条指令，请设计满⾜要求的指令格式。
答：字长32位，指令系统共有70条指令，所以其操作码⾄少需要7位。
双操作数指令单操作数指令⽆操作数指令3．指令格式结构如下所⽰，试分析指令格式及寻址⽅式特点。
答：该指令格式及寻址⽅式特点如下：(1) 单字长⼆地址指令。
(2) 操作码字段OP可以指定26=64种操作。
(3) 源和⽬标都是通⽤寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。
(4) 这种指令结构常⽤于RR之间的数据传送及算术逻辑运算类指令。
4．指令格式结构如下所⽰，试分析指令格式及寻址⽅式特点。
15 10 9 8 7 4 3 0答：该指令格式及寻址⽅式特点如下：(1)双字长⼆地址指令，⽤于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，⼀个操作数在通⽤寄存器（选择16个之⼀），另⼀个操作数在主存中。
有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之⼀）内容加上位移量。
5．指令格式结构如下所⽰，试分析指令格式及寻址⽅式特点。
答：该指令格式及寻址⽅式特点如下：(1)该指令为单字长双操作数指令，源操作数和⽬的操作数均由寻址⽅式和寄存器构成，寄存器均有8个，寻址⽅式均有8种。
根据寻址⽅式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。
计算机组成原理课后答案(第二版)_唐朔飞_第四章
讨论： 讨论： 1）刷新与再生的比较： 刷新与再生的比较： 共同点： 共同点： ·动作机制一样。都是利用DRAM存储元破 动作机制一样。都是利用DRAM存储元破 坏性读操作时的重写过程实现； 坏性读操作时的重写过程实现； ·操作性质一样。都是属于重写操作。 操作性质一样。都是属于重写操作。
区别： 区别：
·解决的问题不一样。再生主要解决DRAM存储元 主要解决DRAM存储元 解决的问题不一样。 破坏性读出时的信息重写问题； 破坏性读出时的信息重写问题；刷新主要解决长时间不 访存时的信息衰减问题。 访存时的信息衰减问题。 ·操作的时间不一样。再生紧跟在读操作之后，时间 紧跟在读操作之后， 操作的时间不一样。 上是随机进行的； 最大间隔时间为周期定时重复 上是随机进行的；刷新以最大间隔时间为周期定时重复 进行。 进行。 ·动作单位不一样。再生以存储单元为单位，每次仅 以存储单元为单位， 动作单位不一样。 重写刚被读出的一个字的所有位； 以行为单位， 重写刚被读出的一个字的所有位；刷新以行为单位，每 次重写整个存储器所有芯片内部存储矩阵的同一行。 次重写整个存储器所有芯片内部存储矩阵的同一行。
特性 存储信息 破坏性读出 需要刷新 送行列地址 运行速度 集成度 发热量 存储成本 功耗 可靠性 可用性 适用场合
SRAM 触发器 非 不要 同时送 快 低 大 高 高 高 使用方便 高速小容量存储器
DRAM 电容 是 需要 分两次送 慢 高 小 低 低 低 不方便 大容量主存
9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。 什么叫刷新 为什么要刷新 说明刷新有几种方法 刷新？ 要刷新？ 几种方法。 刷新——对DRAM定期进行的全部重写过程； 定期进行的全部重写过程 解：刷新——对DRAM定期进行的全部重写过程； 刷新原因——因电容泄漏而引起的 而引起的DRAM所存信息的衰减需 刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需 及时补充，因此安排了定期刷新操作； 要及时补充，因此安排了定期刷新操作； 常用的刷新方法有三种 有三种——集中式 分散式、异步式。 集中式、 常用的刷新方法有三种——集中式、分散式、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷 新； 分散式：在每个读/写周期之后插入一个刷新周期， CPU访 插入一个刷新周期 分散式：在每个读/写周期之后插入一个刷新周期，无CPU访 存死时间； 存死时间； 异步式：是集中式和分散式的折衷 折衷。 异步式：是集中式和分散式的折衷。
计算机组成原理第四章作业标准答案(终板)
第四章作业答案4．1 解释概念：主存、辅存,Ｃａcｈｅ，RAM，SRAM, DRＡM,ROM, PRＯM ,EPR ＯM ,EＥPRＯM CDＲOM, Ｆlaｓh Ｍｅｍory.解:1主存:主存又称为内存，直接与CPＵ交换信息。
2辅存：辅存可作为主存的后备存储器,不直接与ＣＰＵ交换信息，容量比主存大，速度比主存慢。
3 Cache: Cacｈｅ缓存是为了解决主存和ＣPＵ的速度匹配、提高访存速度的一种存储器。
它设在主存和CＰU之间，速度比主存快，容量比主存小，存放CＰU最近期要用的信息。
4 RＡM；RＡM是随机存取存储器,在程序的执行过程中既可读出信息又可写入信息。
５SＲＡM：是静态ＲAＭ，属于随机存取存储器,在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电,信息就不会丢失。
6 DRAＭ是动态RＡM,属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息,即使电源不掉电，由于电容要放电,信息就会丢失，故需再生。
７ROM:是只读存储器，在程序执行过程中只能读出信息,不能写入信息。
8PROM：是可一次性编程的只读存储器。
9 EPRＯM是可擦洗的只读存储器,可多次编程。
10 EEPRＯM: 即电可改写型只读存储器,可多次编程。
11CDROＭ即只读型光盘存储器。
１2 ＦlａsｈMemory 即可擦写、非易失性的存储器。
4．3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cａche—主存层次在存储系统中主要对CPＵ访存起加速作用,即从整体运行的效果分析，CＰU访存速度加快,接近于Cａche的速度,而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第四章作业答案(终板)
第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第4章 课后题解
9. 16个通用寄存器占4位，64种操作占6位，剩 下22位用于存储器地址，
OP（6） R（4） D（22）
• 采用R为基址寄存器寻址，地址＝（R）＋D
• 当基址最大，D也是最大的时候，寻址能力最大
• 而寄存器是32位的， • 故最大存储空间是232＋222 = 4G＋4M。
11. C 12. A 寄存器 B 寄存器间接 C 立即 D 直接 E 相对、基址、变址
7. 40条指令需占6位，26=64，剩余24条可作为扩充 • 4种寻址方式需占2位 • 剩余24位作为地址，可用低16位对64K字的 • • X = 00 X = 01 X = 10 X = 11 直接寻址方式 立即寻址方式 变址寻址方式 相对寻址方式
第四章 课后题解
1.主存单元字长32位，指令字长宜为半字长、单字长 或双字长。即16、32、64位。所以12位不合理。 4. 双字长二地址指令，RS型。 操作码字段可指定64种操作。 一个操作数在通用寄存器（共16个），寄存器寻 址。 另一个操作数在主存中，变址寻址。有效地址等 于变址寄存器（共16个）内容加上位移量。 6. (1) 直接寻址 (2) 相对寻址 (3) 变址寻址 (4) 基址寻址 (5) 间接寻址
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1第四章作业答案24.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, 3PROM ,EPROM ,EEPROM CDROM, Flash Memory.4解：1主存：主存又称为内存，直接与CPU交换信息。
52辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存6大，速度比主存慢。
73 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一8种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU 9最近期要用的信息。
104 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又11可写入信息。
125 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信13息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
146 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信15息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容16要放电，信息就会丢失，故需再生。
177 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
188 PROM: 是可一次性编程的只读存储器。
199 EPROM 是可擦洗的只读存储器，可多次编程。
2010 EEPROM: 即电可改写型只读存储器，可多次编程。
2111 CDROM 即只读型光盘存储器。
2212 Flash Memory 即可擦写、非易失性的存储器。
23244.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机25如何管理这些层次？26答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储27层次上。
28Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运29行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却30接近于主存。
31主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，32他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
33综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、34容量大、位价低的优化效果。
35主存与Cache之间的信息调度功能全部由硬件自动完成。
而主存—辅36存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过37软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地38址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由39软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两40个层次上的调度或转换操作对于程序员来说都是透明的。
414243444546474849504. 6. 某机字长为32位，其存储容量是64KB，按字编址其寻址范围是多少？51若主存以字节编址，试画出主存字地址和字节地址的分配情况。
52解：存储容量是64KB时，53(1)按字节编址的寻址范围就是64KB.54(2)按字寻址范围 = 64K×8 / 32=16K字55按字节编址时的主存地址分配图如下：56416K ……字地址 字节地址5758 讨论： 591、 在按字节编址的前提下，按字寻址时，地址的位数仍为16位，即地址编60码范围仍为0~64K-1，但字(数)空间为16K 字，字地址不连续。
612、 字寻址的单位为：字，不是B （字节） 62634.8. 试比较静态RAM 和动态RAM 。
64答：静态RAM 和动态RAM 的比较见下表：65 特性 SRAM DRAM存储信息 触发器 电容破坏性读出 非 是65528 65532需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低功耗高低可靠性高低可用性使用方便不方便大容量主存适用场合高速小容量存储器666768694.9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
70解：刷新——对DRAM定期进行的全部重写过程；71刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，72因此安排了定期刷新操作；73常用的刷新方法有三种——集中式、分散式、异步式。
74集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；75分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；76异步式：是集中式和分散式的折中。
774.11. 一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，78存取周期为0.1µs。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间79隔各为多少？80注：该题题意不太明确。
实际上，只有异步刷新需要计算刷新间隔。
81解：设DRAM的刷新最大间隔时间为2ms，则82异步刷新的刷新间隔 =2ms/256行=0.0078125ms =7.8125µs 即：每837.8125µs刷新一行。
84集中刷新时，刷新最晚启动时间=2ms-0.1µs×256行 =2ms-25.6µs=1974.4µs 85集中刷新启动后刷新间隔= 0.1µs即：每0.1µs刷新一行。
86集中刷新的死时间=0.1µs×256=25.6µs87分散刷新的刷新间隔=0.1µs×2 =0.2µs即：每0.2µs刷新一行。
88分散刷新一遍的时间=0.1µs×2×256行=51.2µs 则分散刷新89时， 2ms内可重复刷新遍数=2ms/ 51.2µs ≈39遍9091924.14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板93结构的存储器，试问：94（1）该机所允许的最大主存空间是多少？95（2）若每个模块板为32K×8位，共需几个模块板？96（3）每个模块板内共有几片RAM芯片？97（4）共有多少片RAM？98（5）CPU如何选择各模块板？99解：100（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；101（2）模块板总数 = 256K×8 / 32K×8 = 8块；102（3）板内片数 = 32K×8位 / 4K×4位= 8 × 2 = 16片；103（4）总片数 = 16片× 8 = 128片；104（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。
地址格105式分配如下：106107108109110111 4.15 设CPU 共有16根地址线，8根数据线，并用/MREQ （低电平有效）作访112存控制信号，R/-W 作读/写命令信号（高电平为读，低电平为写）。
现有这些存113储芯片： 114ROM （2K ×8位，4K ×4位，8K ×8位），RAM （1K ×4位，2K ×8位，4K ×8位），115及74138译码器和其他门电路（门电路自定）。
116试从上述规格中选用合适的芯片，画出CPU 和存储芯片的连接图。
要求如下： 117（1）最小4K 地址为系统程序区，4096~16383地址范围为用户程序区； 118（2）指出选用的存储芯片类型及数量； 119（3）详细画出片选逻辑。
120解： 121（1）最小4K 地址为系统程序区，4096~16383地址范围为用户程序区； 122 （2）指出选用的存储芯片类型及数量；123 17 15 14 12 11 0 3 3 12124（3）详细画出片选逻辑。
125解：（1）地址空间分配图：126系统程序区（ROM共4KB）：0000H-0FFFH127用户程序区（RAM共12KB）：4096-------------------- 16383 （D）1281，0000，0000，0000-11，1111，1111，1111（B）1291000H----3FFFH。
（）130131（2）： ROM：4K × 4位：2片；(位扩展)132RAM：4K × 8位：3片；（字扩展）133选片：ROM：选择4K×4位芯片2片，位并联 RAM：选择4K×8位芯片3片，134字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地135址范围为:3000H-3FFFH)136137CPU和存储器连接逻辑图及片选逻辑如下图(1)所示：138139140141142143144145图（1）146（注：修改 A15 接/G2A, / MREQ接/G2B， G1接高电平（VCC）！）1471481491501514.17. 写出1100、1101、1110、1111对应的汉明码。
（配偶原则）152解：有效信息均为n=4位，假设有效信息用b4b3b2b1表示153校验位位数k=3位，（2k>=n+k+1）154设校验位分别为c1、c2、c4，则汉明码共4+3=7位，即：c1c2b4c4b3b2b1 155校验位在汉明码中分别处于第1、2、4位156c1=b4⊕b3⊕b1157c2=b4⊕b2⊕b1158c4=b3⊕b2⊕b1159当有效信息为1100时，c1c2c4=011,汉明码为0111100。
160当有效信息为1101时，c1c2c4=100,汉明码为1010101。
161当有效信息为1110时，c1c2c4=000,汉明码为0010110。
162当有效信息为1111时，c1c2c4=111,汉明码为1111111。
1631644.18. 已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1651100001，检查上述代码是否出错？第几位出错？166解：假设接收到的汉明码为：c1c2b4c4b3b2b1167纠错过程如下：168P1=c1⊕b4⊕b3⊕b1169P2=c2⊕b4⊕b2⊕b1170P4=c4⊕b3⊕b2⊕b1171如果收到的汉明码为1100100，则p4p2p1=110，说明代码有错，第6位（b2）172出错，有效信息为：0110173如果收到的汉明码为1100111，则p4p2p1=111，说明代码有错，第7位（b1）174出错，有效信息为：0110175如果收到的汉明码为1100000，则p4p2p1=011，说明代码有错，第3位（b4）176出错，有效信息为：1000177如果收到的汉明码为1100001，则p4p2p1=100，说明代码有错，第4位（c4）178出错，有效信息为：00011791801811824.19 已知接收到下列汉明码，分别写出它们所对应的欲传送的代码。