当前位置：文档之家 › PCI-E_3.0技术及发展一览

PCI-E_3.0技术及发展一览

  • 格式：doc
  • 大小：1.75 MB
  • 文档页数：19

PCI-E 3.0标准规范早在2007年上半年PCI-E 2.0版规范刚刚公布的时候，PCI Express技术标准组织PCI-SIG就准备用两年多的时间将其快速进化到第三代，但是谁也没想到PCI-E 3.0的酝酿过程会如此一波三折，直到3年半以后才最终修成正果。

PCI-SIG主席兼总裁几乎泪流满面：“PCI-SIG始终致力于I/O创新，我们也很骄傲地向我们的成员发布PCI-E 3.0规范。

PCI-E 3.0架构从细节上对前两代PCI-E规范进行了极大地改进，为我们的成员在各自领域继续创新提供了所必需的性能和功能。

”在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后，PCI-E 3.0规范将数据传输率提升到8GHz|8GT/s(最初也预想过10GHz)，并保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5GHz、5GHz信号机制。

基于此，PCI-E 3.0架构单信道(x1)单向带宽即可接近1GB/s，十六信道(x16)双向带宽更是可达32GB/s。

PCI-E 3.0同时还特别增加了128b/130b解码机制，可以确保几乎100%的传输效率，相比此前版本的8b/10b机制提升了25%，从而促成了传输带宽的翻番，延续了PCI-E规范的一贯传统。

新规范在信号和软件层的其他增强之处还有数据复用指示、原子操作、动态电源调整机制、延迟容许报告、宽松传输排序、基地址寄存器(BAR)大小调整、I/O 页面错误等等，从而全方位提升平台效率、软件模型弹性、架构伸缩性。

PCI-E 3.0规范完整文档现已向PCI-SIG组织成员公布其中详细描述了PCI-E架构、互联属性、结构管理、编程接口等等，但没有公开发表。

2012年1月9日，世界上首块PCI-E 3.0显卡Radeon HD 7970问世。

主板上的高速铁路，PCI-E 3.0技术及发展一览2011-7-28 18:01 | 作者：bolvar| 关键字：PCI-E3.0,5GT/s,8GT/s,PCI,PCI ExpressPCI-E作为电脑中的系统总线，不仅是显卡的数据要通过它，就连我们使用最多的USB、SATA等其他接口的数据最终都是通过PCI-E总线才与送到CPU中处理的。

目前的主流标准是PCI-E 2.0，不过速度更快的PCI-E 3.0已经箭在弦上，只待主板、CPU和显卡支持到位，那么PCI-E 3.0高达8GHz的速率、32GB/s的带宽能为我们带来什么？电影《功夫》里的终极BOSS火云邪神说过一句话：“天下武功，无坚不破，唯快不破”，功夫再高也怕被人一招秒杀。

这说明无论是防守还是进攻，速度都是决定性因素，对速度有着极度渴求的还有电脑上的系统总线(System Bus)。

系统总线是“是用来连接微处理器与其他部件的一束信号线，通过系统总线架起了微处理器与其他部件之间进行信息传递的通道。

”，它的历史悠久，三十年前个人电脑（PC）刚刚问世的时候就开始存在，但是相比PC部件中的CPU、显卡1-2年就要换一代的发展速度，系统总线的发展可谓龟速，自从IBM于1982主导制定了ISA（Industry Standard Architecture，工业标准体系）以来，只有ISA、92年发布的PCI和2001年发布的PCI Express （以下简称PCI-E）三种标准规范，基本上每隔10年才更换一次架构，目前的主流是PCI-E 2.0，我们能见到的主板上大都会有一个PCI-E 2.0插槽。

PCI-E总线在显卡上应用的如此成功，以至于一提到PCI-E，很多人第一个想到的就是显卡，实际上PCI-E更多地是作为系统总线存在的，不仅是显卡的数据要通过它，就连我们使用最多的USB、SATA等其他接口的数据最终都是通过PCI-E总线才与送到CPU中处理的。

正因为此，主板上PCI-E通道数量的多寡往往成为衡量主板性能等级的重要指标，别看有些主板提供了三条或者四条显卡插槽，但是由于芯片组（或处理器）提供的PCI-E通道不足，实际使用中会有很大局限。

Intel的Z68还有P67只吝啬地提供了16+8条PCI-E通道PCI-E 3.0标准是去年公布的，预计今明两年PCI-E 3.0就会开始发力Tips：由于本文要设计许多速度换算，这里简单交代2个问题，有助于理解文中涉及的数据计算。

1.单位换算：“位（bit）”和“字节(byte)”的关系大家都知道了，理论上1byte=8bit，1GB=8Gb，1GBps=8Gbps，还有一个单位是Transfer/s（缩写T/s），这是一个速率单位，在AMD的HT和Intel的QPI介绍中很常见，1T/s与1bps可以看作是等价的，即1B=8b=8T/s。

需要注意的是，在一些新的技术标准中，为了防止数据在高速传输中出错而加入了校验码，比如PCI-E 2.0、USB 3.0和SATA 3.0中采用的是8/10编码，每10位编码中只有8位是真实数据，这时单位换算就不再是1:8而是1:10了，USB 3.0的5Gbps速度实际上是500MB/s而非625MB/s，SATA 6Gbps的速度则是600MB/s而非750MB/s。

2.带宽计算。

PCI-E的带宽计算与显存带宽（B/s）=运行频率（MHz）*数据倍率*显存位宽（bit）÷8相类似，只是前者公式略微复杂一些，串行PCI-E带宽（B/s）=PCIE时钟频率*每周期数据位（bit）*总线通道数*编码方式÷8，以最常见的PCI-E 2.0 x16插槽为例，其时钟频率为5GHz（通过基准频率和PLL锁相环得到），每周期可传输2bit数据，16条通道，8/10编码，其传输总带宽=5000*2*16*（8/10）÷8=16GB/s。

◆忆往昔峥嵘岁月愁，PCI历史发展简述在PCI-E之前，PC上的系统总线主要是PCI和AGP，前者负责连接各种外设，如网卡、独立声卡等，AGP主要用于连接显卡，它其实是在PCI标准基础上针对3D应用扩展而来，同样属于PCI体系。

PCI总线之前是IBM制定的ISA总线，初期只是一个8位总线，频率也只有8MHz，后期升级到16位，并最终扩展到32位EISA总线，即便如此其带宽也只有16MB/s-64MB/s，已经跟不上当时PC发展的脚步了，第一代系统总线标准即将结束。

基于PCI总线的显卡算得上老古董了盛极一时的Voodoo 5就停留在AGP时代AGP位宽保持在32位，但它最大的特点是避开了缓慢的PCI通道使得插槽可与CPU 直接通讯，这种点对点的连接方式可以保证时钟频率更高，基准频率依然为66MHz，但是AGP最高支持8通道，等效速率达到了533MHz，带宽达到了2.1GB/s。

第二个优点则是AGP接口使用了边带寻址（sideband addressing），意味着寻址和数据分离，二者可以同时传输，最后一点则是图形处理方面的，PCI显卡要想载入纹理数据需要将它从内存中拷入到显卡的帧缓冲器中，而AGP显卡支持AGP Fast Write快写技术，可以直接从内存中读取纹理数据，有效减少了延迟。

应该说PCI和AGP的生命力很顽强，即使到今天也没有完全消失。

虽然Intel对待落后技术一向很激进，当前的6系芯片组如P67/H67/Z68已经不再支持PCI，好在AMD的芯片组还没有放弃PCI，因此多数主板上仍会带有一个或者多个PCI插槽以满足用户接驳PCI 外设的需求。

至于AGP显卡和主板，虽然已是凤毛麟角，但是直到DX10时代厂商都在推一些AGP接口的显卡，如迪兰就推出过AGP接口的HD 3850，相关驱动也未断绝，只是找起来不是那么容易。

就像所有已成既定事实那样，这里我们也要说一句：PCI/AGP被取代是必然的，因为随着时间的增长，PCI总线面对新技术、新设备的发展也力不从心了，更快、更高、更强的下一代总线技术就要来了，那就是PCI Express。

◆青出于蓝胜于蓝，PCI-E一统江湖PCI总线已是强弩之末，2001年Intel的IDF年会上提出了PCI总线的继任者——Third Generation I/O(简称3GIO），之后交由PCI-SIG组织于2002年正式发布标准，定名为PCI Express（简称为PCI-E），这也就是一直延续到现在而长盛不衰的新一代总线标准。

单从名字上来看PCI-E只多了Express（快速）的意思，它确实也是脱胎于PCI架构，但是它也真正实现了青出于蓝而胜于蓝的变化。

前任PCI总线是一种高度共享的并行总线，所有连接在PCI总线上的设备要共享那可怜的带宽，AGP专用图形接口其实是被逼而生的，而PCI-E总线则从AGP接口上获益良多，也变身为点对点传输的串行总线，因此在时钟频率、传输带宽上已不可同日而语。

相比PCI总线，PCI-E有如下优势：1.点对点串行传输，从并行到串行是PCI-E最根本的变化，因此每个设备都与处理器直接通讯并获得最大带宽，多个设备之间不会争抢带宽。

2.工作频率非常高，PCI的工作频率普遍为33-66MHz，AGP最高等效频率也只有533MHz，而PCI-E的基础频率为100MHz，但是通过PLL锁相环电路可以提高到2.5GHz，PCI-E 2.0提高到5GHz，PCI-E3.0则达到8GHz，极大地提高了数据传输速度。

3.支持双向数据传输，PCI总线每周期只能发送一个数据，而PCI-E总线每周期上行、下行都能同时传输数据，仅此一点带宽就可以翻倍。

4.支持数据分通道传输，这个就是我们常见到的x1、x4、x8、x16所代表的含义了，最高有x32通道，带宽翻番上涨。

5.速度快了，质量控制也要跟得上，PCI-E中引入了QoS（服务质量）、Power Management （电源管理）、Data integeriy（数据完整）、热插拔等多种技术，保障了数据传输质量。

6.供电能力更强，第一代PCI-E的插槽供电能力为75W，相比AGP插槽的35W供电能力有了很大提高，至少在2000年左右75W的供电能力可以为多数显卡供电而不需要额外接口，围绕供电问题我们后面的章节也有专门的讨论。

7.PCI-E继承了PCI总线的优点，可以在软件层面与之兼容，无需驱动和操作系统的支持即可使用。

不过因为底层变化，PCI插槽与PCI-E插槽无法兼容。

完整的PCI-E结构物理层的数据传输原理PCI-E的每条Link实际上由两个或多个Lane（通道）组成每条通道又同时包含两条单向传输的线路，它们可以看作发射端和接收端，支持同时传递数据，其信号频率为2.5GHz，这还是PCI-E 1.0的标准，2.0和3.0标准中信号频率分别为5GHz和8GHz。

为了减少高速传输过程可能出现的错误，PCI-E的信号编码采用了8b/10b方式，虽然会浪费20%的带宽，但是这是高速数据传输过程必不可少的步骤，可以保证数据传输的一致性。

合集下载

PCIE 3.0

PCIE 3.0

7.软件初始化和配置PCIE 配置模型支持两种配置空间访问机制：1.PCI兼容配置访问机制（CAM）2.PCIE 增强的配置访问机制（ECAM）7.1.配置拓扑结构为了兼容PCI配置机制，所有的PCIE单元拥有一个PCI兼容的配置空间。

每一个PCIE连接引自一个逻辑P2P 桥，而且被作为该桥的次级总线映射到配置空间。

根端口是一个P2P桥结构，该结构从PCIE Root Complex引出一个PCIE连接（见图7-1）。

多重的P2P桥结构提供一个PCIE开关来连接PCIE Links和一个内部逻辑PCI总线（见图7-2）。

开关的上行端口是一个P2P桥；该桥的次级总线提供开关的内部路由逻辑。

开关的下行端口是由P2P桥桥接内部总线到从PCIE 开关引出的PCIE Links。

只有提供开关下行端口的P2P桥可以出现在内部总线上。

由方式0配置头给出的终端节点不允许出现在内部总线上。

一个PCIE终端作为一个单独的设备功能函数映射到配置空间，而该设备可能具有多种功能函数。

PCIE终端和遗留的终端以一个以根端口为根的树状结构出现在配置空间中。

而集合了终端和Root Complex事件采集器的Root Complex不出现在该树中。

这些东西作为和Root Port同等级的东西出现在配置空间中。

除非另有特别说明，否则在配置空间的定义中，一个只有单功能的设备和一个具有多功能且各功能独立的设备是一样的。

7.2. PCIE配置机制和PCI局部总线标准允许的256字节配置空间相比，PCIE规范将配置空间扩展到每个功能函数4096字节。

PCIE 配置空间分为1个PCI3.0兼容区域（前256字节）和剩余的PCIE配置空间（见图7-3）。

PCI3.0兼容配置空间既可以被PCI局部总线标准定义的机制访问，也可以被PCIE增强配置访问机制（ECAM）访问。

两者是等同的。

而PCIE扩展的配置空间只能够通过ECAM机制访问。

7.2.1.PCI3.0 兼容配置机制PCI3.0兼容PCIE配置机制支持在PCI局部总线规范中定义的PCI配置空间编程模型。

PCIE3.0数据链路层的电路设计中期报告

PCIE3.0数据链路层的电路设计中期报告

PCIE3.0数据链路层的电路设计中期报告以下是PCIE3.0数据链路层的电路设计中期报告。

1. 概述本次电路设计的目标是实现PCIE3.0数据链路层的核心功能，包括发送和接收数据，以及错误检测和校验。

具体设计实现方案如下：- 采用Verilog HDL进行设计，使用ModelSim进行仿真和验证；- 设计两个模块，分别为发送端(transmitter)和接收端(receiver)；- 实现发送和接收数据的功能，包括数据的编码/解码、数据的传输控制等；- 实现错误检测和校验的功能，包括CRC校验、数据的可靠传输等。

2. 设计思路PCIE3.0数据链路层的设计需要考虑到以下几个方面：- 数据的传输速率：PCIE3.0数据传输速率高达8GT/s，因此设计时要考虑速率的控制和数据的传输可靠性；- 数据编码/解码：PCIE3.0采用128b/132b的编码方式，实现了数据的时钟恢复和数据的传输控制；- 错误检测和校验：PCIE3.0采用CRC校验，以及其他复杂的协议来实现错误检测和数据的可靠传输。

基于以上设计考虑，我们采用了以下设计思路：- 设计发送端和接收端两个模块，分别实现数据的发送和接收；- 设计数据编码、解码、传输控制等电路，以实现数据传输的控制和实时性；- 设计CRC校验电路和其他协议，实现错误检测和数据的可靠传输；- 使用testbench进行仿真和验证，确保设计的正确性和稳定性。

3. 设计细节为了实现PCIE3.0数据链路层的核心功能，我们考虑了以下几个设计细节：- 数据编码/解码和传输控制：采用128b/132b的编码方式，实现了数据的时钟恢复和数据的传输控制；- 错误检测和校验：使用CRC校验，以及其他复杂的协议来实现错误检测和数据的可靠传输；- 频率控制：通过调整时钟的频率，实现数据传输速率的控制；- 测试验证：使用testbench进行仿真和验证，确保设计的正确性和稳定性。

4. 结论通过以上基于Verilog HDL的PCIE3.0数据链路层的电路设计，我们期望能实现PCIE3.0数据传输的核心功能，包括数据的发送和接收、错误检测和校验等。

PCI-E_3.0技术及发展一览

PCI-E_3.0技术及发展一览

PCI-E 3.0标准规范早在2007年上半年PCI-E 2.0版规范刚刚公布的时候，PCI Express技术标准组织PCI-SIG就准备用两年多的时间将其快速进化到第三代，但是谁也没想到PCI-E 3.0的酝酿过程会如此一波三折，直到3年半以后才最终修成正果。

PCI-SIG主席兼总裁几乎泪流满面：“PCI-SIG始终致力于I/O创新，我们也很骄傲地向我们的成员发布PCI-E 3.0规范。

PCI-E 3.0架构从细节上对前两代PCI-E规范进行了极大地改进，为我们的成员在各自领域继续创新提供了所必需的性能和功能。

”在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后，PCI-E 3.0规范将数据传输率提升到8GHz|8GT/s(最初也预想过10GHz)，并保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5GHz、5GHz信号机制。

基于此，PCI-E 3.0架构单信道(x1)单向带宽即可接近1GB/s，十六信道(x16)双向带宽更是可达32GB/s。

PCI-E 3.0同时还特别增加了128b/130b解码机制，可以确保几乎100%的传输效率，相比此前版本的8b/10b机制提升了25%，从而促成了传输带宽的翻番，延续了PCI-E规范的一贯传统。

新规范在信号和软件层的其他增强之处还有数据复用指示、原子操作、动态电源调整机制、延迟容许报告、宽松传输排序、基地址寄存器(BAR)大小调整、I/O 页面错误等等，从而全方位提升平台效率、软件模型弹性、架构伸缩性。

PCI-E 3.0规范完整文档现已向PCI-SIG组织成员公布其中详细描述了PCI-E架构、互联属性、结构管理、编程接口等等，但没有公开发表。

2012年1月9日，世界上首块PCI-E 3.0显卡Radeon HD 7970问世。

主板上的高速铁路，PCI-E 3.0技术及发展一览2011-7-28 18:01 | 作者：bolvar| 关键字：PCI-E3.0,5GT/s,8GT/s,PCI,PCI ExpressPCI-E作为电脑中的系统总线，不仅是显卡的数据要通过它，就连我们使用最多的USB、SATA等其他接口的数据最终都是通过PCI-E总线才与送到CPU中处理的。

pci Express第三代IO总线技术

pci Express第三代IO总线技术

pci ExpressPCI Express是新一代的总线接口。

早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。

随后在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为PCI Express。

它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。

1基本概念编辑PCI Express的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16（X2模式将用于内部接口而非插WY576F Intel82576槽模式）。

较短的PCI Express卡可以插入较长的PCI Express插槽中使用。

PCI Express接口能够支持热拔插，这也是个不小的飞跃。

PCI Express卡支持的三种电压分别为+3.3V、3.3Vaux以及+12V。

用于取代AGP接口的PCI Express接口位宽为X16，将能够提供5GB/s的带宽，即便有编码上的损耗但仍能够提供4GB/s左右的实际带宽，远远超过AGP 8X的2.1GB/s的带宽。

PCI Express规格从1条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同的需求。

例如，PCI Express X1规格支持双向数据传输，每向数据传输带宽250MB/s，PCI Express X1已经可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求，但是远远无法满足图形芯片对数据传输带宽的需求。

因此，必须采用PCI Express X16，即16条点对点数据传输通道连接来取代传统的AGP总线。

PCI Express X16也支持双向数据传输，每向数据传输带宽高达4GB/s，双向数据传输带宽有8GB/s之多，相比之下，广泛采用的AGP 8X数据传输只提供2.1GB/s的数据传输带宽。