数字电路试题1、正逻辑体系中，用表示高电平，用表示低电平。
2.在逻辑电路中，用0来表示高电平，用1来表示低电平，称为体制。
3.做为数据分配采用的译码器必须具备，且该端的必须做为采用，而译码器的输出端的必须做为分配器的，译码器的输入端的就是分配器的。
4.将247切换为二进制数为。
5、86的8421bcd码为。
余3码为。
若1101是2421bcd码的一组代码，则它对应的十进制数是。
十进制数（165）10转换成8421bcd码是__________。
6、（11.25）10的二进制数为，十六进制数为。
7、写出y=ab+cd的反函数，对偶函数。
8、三态输出门（ts门）的输出有三种可能的状态，分别是高电平、、。
9、jk触发器的特性方程为。
对于jk触发器，若j?k，则可以顺利完成_________触发器的逻辑功能；若j?k，则可以顺利完成________触发器的逻辑功能10、一个五位的二进制乘法计数器，由00000状态已经开始，经过75个计数脉冲，此计数器的状态为。
11、为构成1024×8位的ram,需要片256×4位的ram，并且需要位地址译码器完成寻址操作。
12、一个8十一位d/a转换器的最轻输入电压增量为0.02v,当输出代码为01001101时，输入电压vo为13、某台计算机的内存储器设置有32位地址线，16位并行数据输入/输出端，这台计算机的最大存储容量是____________。
14、n十一位触发器形成的环形计数器，也就是一个________________分频电路。
15．t触发器的特征方程就是__________。
16．一个三位抖环形计数器的有理函数__________。
17．由555定时器构成的施密特触发器，设vcc=12v，外接控制端未接电压，则其回差δv=__________。
18．(35.4)8=（）2=()10=()16=()8421bcd19．逻辑代数的三个重要规则是、、。
20．数字电路按照与否存有记忆功能通常可以分成两类：、。
21．集电极开路门的英文简写为门，工作时必须另加和。
122．随机存取存储器具备功能。
23．常见的脉冲产生电路有，常见的脉冲整形电路存有、。
24．五个d触发器形成环形计数器，其计数长度为。
25．n个触发器可以构成最大计数长度（进制数）为的计数器。
26．寻址容量为16k×8的ram需要根地址线。
27．一个无符号8位数字量输入的dac，其分辨率为位。
判断题（每小题1分）1、n变量的函数的全体最轻项之或恒为1，任何两个最轻项之与恒为0。
（）2、ttl门电路的工作电源电压均为5v，ttl门电路输入端悬空相当于该输入端接低电平。
（）3、全加器在进行加法运算时不需要考虑来自低位的进位。
（）4、优先编码器电路中，允许同时输入两个以上的编码信号。
（）5、用555定时器不能接成单稳态触发器。
（）6、译码器、计数器、全加器、寄存器都就是女团逻辑电路。
（）7、时序逻辑电路当前输出不仅与当时的输入信号有关，而且还与过去时刻的状态有关。
（）8、触发器的逻辑功能与电路结构存有紧固的对应关系。
（）9、n十进制计数器可以同时实现n分频。
（）10、格雷码的特点是相邻两个码组之间有1位码元不同。
（）11．方波的占空比为0.5。
12．计数器的模是指形成计数器的触发器的个数。
13．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
14．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
15．一般ttl门电路的输出端可以直接相连，实现线与。
16．d触发器的特性方程为qn+1=d，与qn毫无关系，所以它没记忆功能。
17．施密特触发器存有两个稳态。
18．用数据选择器可实现时序逻辑电路。
19．利用意见反馈失效法赢得n十进制计数器时，若为异步复置零方式，则状态sn只是较长时间的过渡阶段状态，无法平衡而是立刻变成0状态。
20．a/d转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。
21．8421码1001比0001大。
()22．数字电路中用“1”和“0”分别则表示两种状态，二者并无大小之分后。
()23．若两个函数具备相同的真值表，则两个逻辑函数必然成正比。
()24．因为逻辑表达式a+b+ab=a+b设立，所以ab=0设立。
()225．ttl与非门的多余输出端的可以直奔紧固高电平。
()26．cmos或非门与ttl或非门的逻辑功能完全相同。
()27．同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
()28．同步时序电路具有统一的时钟cp控制。
()29．共阳三相发光二极管数码显示器须要采用有效率输入为高电平的七段表明译码器去驱动。
()30．优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
()单项选择题1、(-1101)2的补码是。
a(11101)2b(10011)2c(11010)2d(11011)22、以下观点错误的就是。
a“异或”运算的结果只与参与运算的逻辑变量的取值有关，而与逻辑变量的顺序无关。
b一个逻辑等式中某变个量的所有位置都代入另一个变量，则等式仍然成立。
c在反演定理中，不属于单个变量上的非号应保留不变。
d如果两个逻辑式相等，则它们的对偶式不一定相等。
3、以下说法错误的是。
a全体最轻项之和为1。
b任一两个不相同的最轻项之积为0。
c全部最小项之积为0。
d任一两个不相同的最小项之和为0。
4、逻辑函数f?a?b?c与y?a⊙b⊙c之间的逻辑关系就是()。
af?ybf?y?cf?yd没有逻辑关系7、在以下逻辑电路中，属时序逻辑电路的就是。
a数据选择器b译码器c加法器d计数器8、以下各逻辑函数不存在竞争―冒险现象的是。
ay?ab?acby?ac?bc?cdcdy?ab?ac?bcy?cd?bc?acd9．在设计时序逻辑电路时，经过状态化简后最简状态转换图中包含9个状态，则需要使用的触发器的最佳个数就是。
a4b2c3d510．以下是“或”门的国家标准符号的是。
&ayb≥1yc=1ydabababab≥1y311、七段表明译码器的输入ya～yg为0010010接共阴极数码管时可以表明数()。
a.9b.5c.2d.012.ram动态mos存储单元须要（）操作方式以免存储的信息遗失。
a.再造b.电池c.登位d.置数13、想将一组并行输入的数据转换成串行输出，可选用的电路为：（a）移位寄存器（b）计数器（c）数据比较器14、.一个四位二进制数1000b输入到d/a转换器后，输出为8v，0000b输入时输出为0v，则0100b输入时输出电压为：（a）5v（b）8v（c）4v15、欲将1khz的时钟脉冲变为125hz的脉冲信号，使用抖环形计数器去顺利完成，则该计数器应当就是（d）a.8十一位c.5十一位b.3位d.4位16、微调cmos石英晶体多谐振荡器的震荡频率主要发生改变()。
a.电容b.电阻c.晶体d.非门17.r-s型触发器不具备()功能。
a.维持b.滑动c.复置1d.复置018a+0a+1a=()。
a.0b.1c.ad.a19.ab+ac增加()项可消除a变量引起的竞争冒险。
a.acb.bcc.acd.bc20.至少(c)片74197（内置4十一位二进制计数器）可以形成m=1212的计数。
a.12b.11c.3d.221.2×3ram说明存储矩阵有(b)。
a.1个字,6位b.2个字,3位c.3个字,2位d.6个字,1位22．容量为8k×8位的ram芯片，其地址线和数据线各为（c）a．8和8根c．13和8根23．单稳态触发器有（）a．两个稳定状态4b．10和8根d．8和13根b．一个稳定状态，一个暂稳态c．两个暂稳态d．记忆二进制数的功能24．一位八进制数可以用位二进制数来表示。
a．１b．２c．3d．825．一个容量为1k×8的存储器存有c个存储单元。
a．8b．1kc．8000d．819226．用二进制异步计数器从0搞乘法，计到十进制数178，则最少须要d个触发器。
a．2b．6c．7d．8e．1027．一个8选一数据选择器的数据输入端有e个。
a．1b．2c．3d．4e．828．石英晶体多谐振荡器的突出优点是。
a．速度低b．电路直观c．震荡频率平衡d．输入波形边沿平缓29．多谐振荡器可以产生。
a．正弦波b．矩形脉冲c．三角波d．锯齿波30．下列触发器中，没有约束条件的是。
a．基本rs触发器b．主从rs触发器c．同步rs触发器d．边沿d触发器31．对于t 触发器，若原态qn=0，欲并使新态qn+1=1，增加收入输出t=。
a．0b．1c．qd．q32．cmos数字集成电路与ttl数字集成电路较之注重的优点就是。
a．微功耗b．高速度c．高抗干扰能力d．电源范围宽33．逻辑表达式y=ab可以用同时实现。
a．正或门b．正非门c．正与门d．负或门34．逻辑函数的表示方法中具有唯一性的是。
a．真值表b．表达式c．逻辑图d．波形图35．101键盘的编码器输入c十一位二进制代码。
a．2b．6c．7d．837．8加速度位寄存器，以太网输出时经d个脉冲后，8十一位数码全部迁入寄存器中。
a．1b．2c．4d．838．把一个四十进制计数器与一个四十进制计数器串联可以获得d十进制计数器。
a．4b．5c．8d．1639．一位十六进制数可以用位二进制数去则表示。
a．１b．２c．４d．1640．十进制数25用8421bcd码则表示为。
a．10101b．00100101c．100101d．1010141．以下表达式中合乎逻辑运算法则的就是。
a．cc=c2b．1+1=10c．0<1d．a+1=142．当逻辑函数有n个变量时，共有个变量取值组合？a．nb．2nc．n2d．2n43．逻辑函数f=a?(a?b)=。
a．bb．ac．a?bd．a?b5。
