杭电数字电路期末试题(朱西旦)

数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。

电子科技大学2010 -2011学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 11 年7 月7 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由__六___部分构成，共__6___页。

I. Fill your answers in the blanks(2’ X 10=20’)1. A parity circuit with N inputs need N-1XOR gate s. If the number of “1” in an N logic variables set, such as A、B、C、…W, is even number, then__________A B C W⊕⊕⊕⋅⋅⋅⋅⊕=0 .2. A circuit with 4 flip-flops can store 4bit binary numbers, that is, include 16 states at most.3. A modulo-20 counter circuit needs 5 D filp-flops at least. A modulo-288 counter circuit needs 3 4-bit counters of 74x163 at least.4. A 8-bit ring counter has 8 normal states. If we want to realize the same number normal states, we need a 4bit twisted-ring counter.5. If the input is 10000000 of an 8 bit DAC, the corresponding output is 5v. Then an input is 00000001 to the DAC, the corresponding output is 5/128 (0.0391) V; if an input is 10001000, the corresponding DAC output is 5.3125V.II. Please select the only one correct answer in the following questions.(2’ X 5=10)B ) chips of 4K ⨯4 bits RAM to form a 16 K ⨯ 8 bits RAM.A) 2 B) 8 C) 4 D) 162. To design a "01101100" serial sequence generator by shift registers, we need a( A)-bit shift register as least.A) 5 B) 4 C) 3 D) 63. For the following latches or flip-flops, ( B) can be used to form shift register.A) S-R latch B) master-slave flip-flop C) S-R latch with enable D) S’-R’ latch4. Which of the following statements is correct? ( C )A) The outputs of a Moore machine depend on inputs as well as the states.B) The outputs of a Mealy machine depend only on the states.C) The outputs of a Mealy machine depend on inputs as well as the states. D) A), B), C) are wrong.5. There is a state/output table of a sequential machine as the table 1, what the input sequences isdetected? ( D )A) 11110 B) 11010 C) 10010 D) 10110Table 1III.Analyze the sequential-circuit as shown in figure 1. [15’]1. Write out the excitation equations, transitionequations and output equation. [5’]2. Assume the initial state is Q 2Q 1=00, complete thetiming diagram for Q 2 ,Q 1 and Z.( Don ’t need consider propagation delay of each component)[10’]Figure-1解答：激励方程: D 1=Q 1⊕Q 2，D 2= Q /1+ Q /2转移方程：Q 1 *= D 1=Q 1⊕Q 2，Q 2 *=D 2= Q /1+ Q /2 输出方程：Z= Q 1•Q 2IV. Design a Mealy sequential detector with one input x and one output z. If and only if xdescribe the state meaning and finish the state/output table. [15] Example ： x ：0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 z ：0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1XState meaningS 0 1 Initial A A,0 B,0 Received 1 B C,0 D,0 Received 10 C E,0 B,0 Received 11 D C,0 F,0 Received 100 E A,0 B,1 Received 111 F C,0F,1S*,ZV. Analyze the circuit as shown below, which contains a 74x163 4-bit binary counter, a 74x138[15’] ’ output F. [5’]2. Write out the sequence of states for the 74x161 in the circuit. [7’]3. Describe the modulus(模) of the circuit. [3’]解答：F=D2=Y6/=(QDQCQBQA /)/ 状态序列：0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,0,1,2，… M=15VI.the state transition sequence is 0→2→4→1→3→0→…with the binary code. 1. Fill out the transition/output table. [8’]2. Write out the excitation equations and output equation. [4’]3. List the complete transition/output table, and check the self-correct. [3’] transition/output table ： 74X161的功能表输入 当前状态 下一状态 输出CLR_L LD_L ENT ENP QD QC QB QA QD* QC* QB* QA* RCO 0 X X X X X X X 0 0 0 0 1 0 X X X X X X D C B A 1 1 0 X X X X X QD QC QB QA 1 1 X 0 X X X X QD QC QB QA 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 0complete transition/output table:输出方程：Z=Q1Q0检查自启动：当Q2Q1Q0=101，可得下一状态为001；当Q2Q1Q0=110，可得下一状态为101；当Q2Q1Q0=111，可得下一状态为001。

数字电路期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑（AND）B. 或逻辑（OR）C. 非逻辑（NOT）D. 异或逻辑（XOR）答案：C2. 下列哪个不是数字电路的特点？A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案：C3. 一个简单的触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B5. 在数字电路中，同步计数器与异步计数器的主要区别是：A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案：A6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 8D. 4答案：B7. 以下哪个是数字电路中常用的存储元件？A. 电阻B. 电容C. 电感D. 晶体管答案：D8. 以下哪个不是数字电路中的逻辑门？A. NANDB. NORC. XORD. TRIAC答案：D9. 一个完整的数字电路设计流程包括以下哪些步骤？A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案：D10. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案：B二、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。

答案：数字电路主要处理离散的数字信号，具有逻辑功能，而模拟电路处理连续的模拟信号，主要用于信号放大、滤波等。

2. 解释什么是触发器，并说明其在数字电路中的作用。

答案：触发器是一种具有记忆功能的逻辑电路，能够存储一位二进制信息。

在数字电路中，触发器用于存储数据，实现计数、定时等功能。

3. 什么是组合逻辑电路？请举例说明。

答案：组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前的输入状态，不具有记忆功能。

第 3 页
共 3 页
）
10、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用(
第1
页 共
3页
ห้องสมุดไป่ตู้
4、试用下图所示双 2 线－4 线译码器及适当逻辑门电路，构成 1 位全加器，列出真值表，画出逻辑电 路。
7. 画出序列 1011 不可重叠序列检测的原始转换图。
BIN/QUAD EN 0 0 1 G 0 3 2 1 3
一 填空选择题，每题 2 分。 （共 20 分） 1、(65)10 = ( )2 =( 2、逻辑函数
Y ( A, B , C )
)8421BCD。
m (1, 3, 5, 7 ) 以最大项表示是（
3、七段显示译码器的输出 Ya～Yg=0010010 驱动共阳极七段发光管可显示( 4、TTL 逻辑门中三极管工作在（ ）区和 （ ）区。 5、F=A(B+C)的对偶式 F*=（ ） ，反演式 F =（ ） 。
3.用下列 2 选 1 的四通道数据选择器 74LS157 和四位二进制加法计数器 74LS161 以及适当门电路，设 计一个可变模值分频器，当 X=0 时，实现 M=8 分频，当 X=1 时，实现 M=5 分频。(12 分) 1） 画出完整电路图。 2） 写出对应的计数状态，并分析从哪个端口可实现所需的分频输出。
CP
三．综合分析设计题，1，2 题各 10 分，3 题 12 分。 （32 分） 1、一个寝室住四位同学，每个同学床头各有一个公共照明灯的开关：A、B、C、D，用下图所示的八 选一数据选择器 74LS151 及适当门电路设计实现控制电路，使每个同学的床头开关都能独立的控制公
C
6、下图给出了给定电路输入 A、B、C 和对应输出 F 的波形，试写出真值表，画出用最少与非门实现 的该电路逻辑图。

衢州市技师学院浙工大成教学院衢州分院2023学年第二学期期终考试试卷A卷课程名称数字电路命题教师考试形式闭卷页数3页使用班级1006班班级学号姓名成绩一、填空题（16分）1.8421BCD用来表示一位十进制数。

2. 数字电路中使用的集成门电路分为和两类。

3.将2004个“1”异或起来得到的结果是。

4.多谐振荡器可产生信号波形。

在数字系统中，电路可产生脉冲定时。

5. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= 。

图16. 触发器按动作特点可分为基本型、、和边沿型7．用555定时器组成施密特触发器，当输入控制端外加12V电压时，回差电压为。

8. 某二进制数由16位数字组成，其最低位的权是，最高位的权是。

9. 施密特触发器有个稳定状态.，多谐振荡器有个稳定状态。

10. TTL集成电路电源电压的典型值为。

二、选择题（20分）1.逻辑函数的表示方法中具有唯一性的是（）A、真值表B、表达式C、逻辑图D、卡诺图2.（36）10的8421BCD码为。

（）A、（0110110）8421BCDB、（0011110）8421BCDC、（00110110）8421BCDD、（110110）8421BCD3. 施密特触发器是依靠输入信号的（）触发的A. 频率B.相位C. 幅度D. 脉冲4.如果2所示的波形图，其表示的逻辑关系是（）图2A、F=A·BB、F=A+BC、F=BA⋅ D、F=BA+5. 异或门F=A⊕B两输入端A、B中，A=0，则输出端F为（）A、A⊕BB、BC、BD、06. 八进制数（321）8对应的二进制数为（）A、（011010001）2B、（110011）2C、（10110111）2D、（1101011）27. 如图3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）A、CBA⋅⋅ B、CBA⋅⋅ C、A+B+C D、CBA++图38. CMOS集成电路使用的电源电压范围是（）A、0~12VB、3~18VC、6~9VD、5V9. 当逻辑函数有n个变量时，共有（）个变量取值组合。

数字电子期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系有几种？A. 2种B. 3种C. 4种D. 5种答案：B2. 以下哪个不是基本的逻辑门？A. AND门B. OR门C. NOT门D. XOR门答案：D3. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态只与过去输入状态有关答案：A5. 以下哪个是时序逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态与当前输入状态和过去输入状态都有关答案：D二、填空题（每空2分，共20分）6. 数字电路中，最基本的信号类型是______和______。

答案：数字信号；模拟信号7. 一个完整的数字系统通常由______和______两部分组成。

答案：硬件；软件8. 在数字电路中，常用的计数器类型有二进制计数器、______计数器等。

答案：十进制9. 一个8位的寄存器可以存储______个二进制位。

答案：810. 在数字电路中，信号的频率越高，其传输的______也越高。

答案：数据量三、简答题（每题10分，共30分）11. 简述数字电路与模拟电路的主要区别。

答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。

数字电路具有更高的抗干扰能力，且易于实现大规模集成。

模拟电路则在信号处理的精度和连续性上有优势。

12. 解释什么是触发器，并简述其在数字电路中的作用。

答案：触发器是一种具有记忆功能的电路元件，可以存储一位二进制信息。

在数字电路中，触发器常用于存储中间结果，实现寄存器、计数器等功能。

13. 描述数字电路中同步计数器和异步计数器的区别。

答案：同步计数器的时钟信号同时控制所有触发器的时钟输入，而异步计数器的触发器时钟输入是独立控制的。

C．100KHzD．50KHz
9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器
10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。
A．0100100B．1100011C．1011011D．0011011
14.存储12位二进制信息需要___12____个触发器。
15.按逻辑功能分类，触发器可分为__RS___、__D__、__JK__、_T_等四种类型。
16.对于D触发器，若现态Qn= 0，要使次态Qn+1=0,则输入D=__0_____。
17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。
下图是共阴极七段led数码管显示译码器框图若要显示字符5则译码器输出0100100b11000111011011d0011011二填空题每小题11ttl电路的电源是5v高电平对应的电压范围是245v
杭州电子科技大学2011-2012学年第二学期
期末考试试题（答案）
考试科目：数字电路试卷类别：3卷考试时间：120分钟
解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。F表示警报信号，F=1表示报警，F=0表示不报警。
根据题意义，列出真值表
A B C
F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
1
0
0
0
由出真值表写出逻辑函数表达式，并化简
画出逻辑电路图
得分

目　录2015年杭州电子科技大学数字电路考研真题2014年杭州电子科技大学数字电路考研真题2013年杭州电子科技大学数字电路考研真题2012年杭州电子科技大学数字电路考研真题2011年杭州电子科技大学数字电路考研真题2010年杭州电子科技大学数字电路考研真题2009年杭州电子科技大学数字电路考研真题2008年杭州电子科技大学数字电路考研真题2007年杭州电子科技大学数字电路考研试题2006年杭州电子科技大学数字电路考研真题2005年杭州电子科技大学数字电路考研真题2015年杭州电子科技大学数字电路考研真题杭州电子科技大学2015年攻读硕士学位研究生招生考试《数字电路》试题(试题共 四 大题，共8页，总分150分)姓名 报考专业 准考证号【所有答案必须写在答题纸上，撤在试卷或草稿纸上无效！】,、单.项选择题(本大题共10小题.每小题3分，木大题丹30分)F=0B.D.C=I,D=OC. 0P. I1. 今年双II 淘宝网上销包额达S71亿元,这个数转换成二进制时位数有()位.A. 36B. 37C. 38D. 392. 下列各进制数中，值最大的是( ).A. [00110101]zB. [3AJ16C. [56]ioD. [0101011UM21HU)3. 己知F=ABC+CD.选出A. A"0, BC= iC. BC=l,D=l41=(A. AB. A'5. 逻辑函数F(4B,C) =尸田,48的娘小项表达式为＜).A. F(A l B ；C) = En(0,2(4,7)B. F(A,B.C) = Im(l,5,6, 7) .C. FU f 0,0 = £»(0,2,3,4)D. F(A, B,C) = Em(2. 4.6,7)6. 以卜-没有商品的器件是().A,编码器 B,译码器C.敖据选择器D,数据分配器7. J=K=1的J-K 触发器时钟输入频率为10Hz ，则Q 输出是( ).A.保持原电平B. 20Hz 方波C. 10Hz 方波D.5Hz 方波那I 也花X 页8.S-R基本触发器出现不确定输出表示此时输入SR为（）.A.11-10的IIB.11-00的00C.00-11的II0.00-10的009.如图所示电路中.只有（）不能实现Q o+1-2".二、分折题（本大题共6小题”每小魅9分，本大题共54分）1.将表达式F化为或非-或非形式：F(A.B,C,D)/1C+5£>+ABCD(A+5)2,由位全加器和四选数据选择器构成的组合电路如下图所示.分析读电路，清用给定卡诺图化筒输出函数F金蛾筒与或式.3.数字避辑电路及CLK.A、B,C的电压波形如F图所示，忒舄出Q的表达式，圆出Q的输出电压波形，设触发器的初始态为“0”，LL不号虑器件的传输延退时间。

数电期末考试试卷一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算2. 以下哪个不是组合逻辑电路的特点？A. 输出只与当前输入有关B. 输出与输入的过去状态有关C. 没有反馈回路D. 可以并行工作3. 触发器的主要用途是：A. 实现逻辑运算B. 存储二进制数据C. 作为放大器使用D. 进行信号调制4. 在数字电路中，同步计数器和异步计数器的主要区别是：A. 同步计数器的时钟频率更高B. 异步计数器的计数速度更快C. 同步计数器的输出是同步的D. 异步计数器的计数过程是连续的5. 下列哪个不是数字电路的优点？A. 抗干扰能力强B. 集成度高C. 功耗大D. 易于实现大规模集成电路6. 以下哪个是数字电路中常用的时钟信号？A. 正弦波B. 方波C. 锯齿波D. 三角波7. 以下哪个不是数字电路中常用的存储元件？A. 触发器B. 寄存器C. 计数器D. 锁存器8. 在数字电路中，布尔代数的基本运算不包括：A. 与B. 或C. 非D. 加9. 以下哪个是数字电路中实现数据传输的常用方式？A. 并行传输B. 串行传输C. 模拟传输D. 无线传输10. 以下哪个是数字电路中实现数据存储的常用方式？A. 静态RAMB. 动态RAMC. 只读存储器D. 所有选项都是二、填空题（每空1分，共10分）11. 数字电路中最基本的逻辑门是______和______。

12. 一个4位二进制数可以表示的最大十进制数是______。

13. 一个3位二进制计数器的最大计数值是______。

14. 在数字电路中，一个8位的寄存器可以存储的二进制数据量是______位。

15. 布尔代数中的德摩根定律指的是非（A与B）等价于______与______。

三、简答题（每题5分，共10分）16. 简述数字电路与模拟电路的主要区别。

17. 描述同步计数器和异步计数器的工作原理及其应用。

浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。

3．1A⊕可以简化为 。

4．图1所示逻辑电路对应的逻辑函数L 等于 。

A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。

6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。

7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。

9．JK 触发器的功能有置0、置1、保持和 。

10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421BCD 编码是 。

【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。

【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。

一．数字逻辑基础【题1.1】将下列二进制数转化为等值的十六进制数和等值的十进制数。

（1）（10010111）2 ；（2）（1101101）2 ；（3）（0.01011111）2 ；（4）（11.001）2【题1.2】将下列十六进制数转化为等值的十进制数。

（1）（8C）16 ；（3）（8F.FF）16 ；（2）（3D.BE）16 ；（4）（10.001）2 ；【题1.3】将下列十进制数转化成等效的二进制数何等小的十六进制数。

要求二进制数保留小数点以后4位有效数字。

（1）（17）10 ；（2）（127）10 ；（3）（0.39）10 ；（4）（25.7）10【题1.4】写出下列二进制的原码和补码。

（1）（+1011）2 ；（2）（+00110）2 ；（3）（-1101）2 ；（4）（-00101）2 。

【题1.5】试总结并说出（1）从真值表写逻辑函数式的方法；（2）从函数式列真值表的方法；（3）从逻辑图写逻辑函数的方法；（4）从罗辑函数式画逻辑图的方法。

【题1.6】从罗辑函数的真值表如表P1.6(a)(b)，试写出对应的逻辑函数式。

【题1.7】试用列写真值表的方法证明下列异或运算公式。

【题1.8】写出图P1.8中各逻辑函数式，并简化为最简与或式。

T1.8【题1.9】用卡诺图化简法将下列函数化为最简与或形式。

【题1.10】什么叫约束项，什么叫任意项，什么叫逻辑函数式中的无关项？【题1.11】对于互相排斥的一组变量A,B,C,D,E(即任意情况下A,B,C,D,E不可能有两个以上同为1)，证明【题1.12】将下列函数化为最简与或函数式。

三．组合逻辑电路的分析【题3.1】分析图P3.1电路的逻辑功能，写出Y1,Y2的逻辑函数式，列出真值表，指出电路完成什么功能。

图P3.1【题3.2】图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1,Z=0和COMP=0,Z=0时Y1Y2Y3Y4的逻辑式，列出真值表。

数字电子电路复习练习题一、填空题1.半导体具有三种特性，即：热敏性、光敏性和_________ 性。

2.集电极反向饱和电流/CBO是指发射极_________ 时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较__________ O3.逻辑函数的反演规则指出，対于任意一个函数F,如果将式中所有的__________ 互换, ________ 互换，_________ 互换，就得到F的反函数尸。

4.格雷码乂称______ 码，其特点是任意两个相邻的代码屮有________ 位二进制数位不同。

5.从TTL反相器的输入伏安特性可以知道两个重要参数，它们是__________________ 和6.输出n位代码的二进制编码器，一般有___________ 个输入信号端。

7.全加器是指能实现两个加数和____________ 三数相加的算术运算逻辑电路。

8.时序电路除了包含纟fl合电路外，还必须包禽具有记忆功能的________ 电路。

因此, 仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进___________ 变量。

9.要使触发器实现井步复位功能（0n+1o）,应使界步控制信号（低电平有效）R D= _________ ， s D=__________ o10.JK触发器当丿__________ 时，触发器Q n+l= Q\11.n位二进制加法计数器有_________ 个状态，最人计数值为__________ o12.用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C表示，则该单稳态触发器形成的脉冲宽度g ______________ 。

施密特触发器具冇两个状态，当输出发生正跳变和负跳变时所对应的电压是不同的。

13.组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的控制，二是提高带负载能力。

14.当RAM的字数够用、位数不够用时，应扩展位数。

答案数字逻辑基础（一）将下列二进制数和十六进制数化成等值的十进制数（1）(10110)2；（2）(1011010)2；（3）(0.1011)2；（4）(0101.0110)2；（5）(3B)16； (6) (FF)16；（7）(0.35)16；（8）(7A.C1)16（二）已知逻辑函数Y的真值表如表T1.2,试写出Y的逻辑函数.(三)列出逻辑函数Y=的真值表(四)写出图T1.4中逻辑电路的逻辑函数式。

T1.4(五)利用逻辑代数的基本公式和常用公式简化下列各式。

(六)指出下列各式中哪些是四变量A,B,C,D的最大项和最小项。

在最小项后的（）里填m，在最大项后的（）里填M，其他填X。

（七）写出图T1.7中各卡诺图所示的逻辑函数式。

T1.7(八)用卡诺图化简以下逻辑函数(九)化简逻辑函数给定约束条件为.组合逻辑电路自我检测题（一）分析图T3.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。

图T3.1（二）图T3.2是一个多功能函数发生电路。

试写出当S0S1S2S3为0000～1111共16种不同状态时输出Y的函数逻辑式。

图T3.2（三）试写出图T3.3电路输出Z的逻辑函数式。

4选1数据选择器74LS153的逻辑图见图图T3.3（四）写出图T3.4电路输出Y1,Y2的逻辑函数式。

3线－8线译码器74LS138的逻辑图见图3.4。

图T3.4（五）试用数据选择器设计一个"逻辑不一致"电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。

（六）什么叫竞争－冒险?当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，一个从1变成0）时，输出端输否一定有干扰脉冲产生？时序逻辑电路（一）触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？（二）分别写出RS触发器﹑JK触发器﹑T触发器和D触发器的特性表和特征方程。

（三）触发器的逻辑功能和电路结构形式之间的关系如何？（四）在主从结构RS触发器电路中，若R﹑S﹑CP端的电压波形如图T4.4所示，试画出Q﹑端对应的电压波形。

数电期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入都为高电平B. 至少一个输入为高电平C. 所有输入都为低电平D. 至少一个输入为低电平答案：A2. 下列哪个不是数字电路的特点？A. 抗干扰能力强B. 运算速度快C. 体积小D. 功耗大答案：D3. 在数字电路中，一个触发器的输出状态由以下哪个因素决定？A. 当前输入B. 过去的输入C. 外部控制信号D. 以上都是答案：D4. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时间延迟C. 没有反馈回路D. 输出状态随输入状态变化而变化答案：B5. 一个D触发器的输出Q与输入D的关系是：A. Q始终等于DB. Q始终等于D的反相C. Q在时钟上升沿等于DD. Q在时钟下降沿等于D答案：C6. 在数字电路中，一个计数器的输出在每个时钟脉冲后：A. 增加1B. 减少1C. 保持不变D. 随机变化答案：A7. 一个7段显示器可以显示多少个不同的数字？A. 7B. 10C. 16D. 64答案：B8. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D9. 在数字电路中，一个寄存器的主要用途是：A. 存储数据B. 放大信号C. 产生时钟信号D. 进行算术运算答案：A10. 以下哪种类型的存储器是易失性的？A. ROMB. RAMC. EPROMD. EEPROM答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“或”运算的输出为低电平的条件是_______。

答案：所有输入都为低电平2. 一个完整的数字系统通常包括_______和_______两个部分。

答案：输入/输出系统、中央处理单元3. 在数字电路中，一个D触发器的输出Q在时钟信号的_______沿更新。

答案：上升4. 一个4位的二进制计数器能够表示的最大数值是_______。

数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。

A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。

A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。

A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。

A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。

A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。

A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。

A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。

答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。

答案：复制3. 一个4位二进制计数器的计数范围是从________到________。

答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。

答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。

答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。

数字电路试题及答案一、单项选择题（每题2分，共10分）1. 在数字电路中，最基本的逻辑门是：A. 与门B. 或门C. 非门D. 异或门答案：C2. 以下哪个不是数字电路的特点？A. 离散性B. 线性C. 确定性D. 可预测性答案：B3. 一个D触发器的输入端是：A. SB. RC. DD. Q答案：C4. 在TTL逻辑门中，高电平的最小值是：A. 0.8VB. 2.0VC. 3.5VD. 5.0V答案：A5. 以下哪个是组合逻辑电路？A. 计数器B. 寄存器C. 译码器D. 触发器答案：C二、填空题（每题2分，共10分）1. 一个标准的二进制数由______和______组成。

答案：0，12. 一个完整的触发器可以存储______位二进制信息。

答案：13. 一个4位二进制计数器可以计数到______。

答案：154. 一个8x3的译码器可以产生______个输出。

答案：85. 在数字电路中，______是最小的可识别信号单位。

答案：位三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。

答案：数字电路处理的是离散信号，具有确定性，而模拟电路处理的是连续信号，具有不确定性。

2. 解释什么是上升沿触发。

答案：上升沿触发是指在时钟信号的上升沿（从低电平变为高电平）时，触发器会根据输入信号更新其状态。

3. 什么是同步电路和异步电路？答案：同步电路是指电路中的各个部分都由同一个时钟信号控制，而异步电路则没有统一的时钟信号，各个部分可以独立工作。

4. 描述一个典型的数字电路设计流程。

答案：数字电路设计流程通常包括需求分析、逻辑设计、电路设计、仿真测试、PCB布局布线、调试和验证。

四、计算题（每题10分，共20分）1. 给定一个逻辑表达式：Y = AB + A'C，请计算当A=0, B=1, C=0时，Y的值。

答案：Y = 0*1 + 0'*0 = 0 + 1 = 12. 一个4位二进制计数器，初始状态为0000，每次计数加1，求经过5次计数后的状态。

《数字电路》期终考试试卷2．在数字电路中，用来存放二进制数据或代码的电路称为__________。

3．在数字电路中，产生脉冲的方法主要有两种：一种是利用各种形式的直接产生，一种是通过将其他波形变换成所需的矩形脉冲波形。

4．若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为___________。

5．施密特触发器有两个不同的触发电平，存在 __ 。

二、选择题（每小题5分，共20分）1．（126）8=( )10A (86)10B (85) 10C (87) 10D (84)102. (219) 10=( )16A (DB) 16B (DA) 16C (DC) 16D (DD) 163.用555定时器构成的多谐振荡器，输出矩形脉冲的周期是：A T=0.7(R1+2R2)CB T=0.7(R1+R2)C C T=0.7(2R1+R2)CD T=0.7(2R1-R2)C4.单稳态触发器的暂稳态持续时间t w=A t w=0.7RCB t w=0.6RC C t w=0.5RCD t w=0.4RC三、计算题（每小题10分，共60分）1.已知逻辑函数表达式为F=AB+A B，画出对应的逻辑图2.采用卡诺图化简逻辑函数 F=∑m(1,7,8)+∑d(3,5,9,10,12,14,15)3.分析如图所示电路的逻辑功能4.对负边沿JK触发器加输入信号CP、J、K，波形如下图所示。

试画出输出端Q的波形，设初态Q n=05.试写出该时序电路的驱动方程、状态方程、输出方程。

6.试用4选1数据选择器实现组合逻辑函数L（A、B、C）=A B C+A B C+AB。