当前位置：文档之家 › 第三章 存储器、地址译码、总线

第三章 存储器、地址译码、总线

  • 格式：ppt
  • 大小：220.50 KB
  • 文档页数：32

下载文档原格式

  / 32

合集下载

第3章 存储器系统 题库和答案

第3章 存储器系统 题库和答案

第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。

(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。

(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。

(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。

(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。

(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。

(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。

(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。

(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。

(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。

数字逻辑与计算机组成原理：第三章 存储器系统(1)

数字逻辑与计算机组成原理：第三章 存储器系统(1)


A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止， 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电 流，读出0。
3)若存储元原存1，A点为高电 平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的 读 操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储
计算机组成原理第三章 第2讲 SRAM存储器

计算机组成原理第三章 第2讲 SRAM存储器

SRAM存储器
3.2 SRAM存储器
主存（内部存储器）是半导体存储器。根
据信息存储的机理不同可以分为两类：
相对而言 静态读写存储器(SRAM)：
• 存取速度快，一般用作Cache

动态读写存储器(DRAM)：
• 存储容量大，一般用作主存
3.2 SRAM存储器
一、基本的静态存储元阵列 1、存储元：
例1：图3.5(a)是SRAM的写入时序图。 其中R/W是读/写命令控制线，当R/W 线为低电平时，存储器按给定地址把 数据线上的数据写入存储器。请指出 图3.5(a)写入时序中的错误，并画出正 确的写入时序图。
3.2 SRAM存储器
3.2 SRAM存储器
写使能信号
3.2 SRAM存储器
三、存储器的读写周期 读周期

读出时间Taq 读周期时间Trc 写周期时间Twc 写时间Twd 读周期时间Trc=写时间Twd
写周期


存取周期

3.2 SRAM存储器
片选 读使能
3.2 SRAM存储器
片选 写使能
3.2 SRAM存储器
教材P69
用锁存器实现。 需要加电，无限期保持0或者1状态。
3.2 SRAM存储器
回顾译码器
可参考CAI动画
63
3.2 SRAM存储器
2、三组信号线

地址线：A0-A5，可指定26=64个存储单元 数据线：I/O0，I/O1 ，I/O2 ，I/O3
• 行线，列线 • 存储器的字长4位


控制线：读或写 存储位元、存储单元、字存储单元、最小寻址 单位、最小编址单位。

写入数据：
第三章 微机存储器

第三章 微机存储器


联机外存储器 脱机外存储器
两大类——内存、外存
• 内存——存放当前运行的程序和数据。
– 特点：快，容量小，随机存取，CPU可直接访问。 – 通常由半导体存储器构成 – RAM、ROM
• 外存——存放非当前使用的程序和数据。
– 特点：慢，容量大，顺序存取/块存取。需调入内存后 CPU才能访问。 – 通常由磁、光存储器构成，也可以由半导体存储器构成 – 磁盘、磁带、CD-ROM、DVD-ROM、固态盘
16
读0过程
17
写入数据1的过程
18
写0过程
19
2、存储器芯片的基本组成
20
三、存储器与系统的连接
1、数据线、地址线和控制线的连接

存储芯片通过地址线、数据线和控制线与外部连接。 地址线是单向输入的，其数目与芯片容量有关。CPU发 出的地址信号，部分使芯片的片选端有效，称为“片 选”，部分再选中芯片内部的存储单元实现“字选”。 如容量为1024×4时，地址线有10根。

8
2.常用半导体存储器的特点
（1）静态存储器SRAM




用双稳态触发器存储信息。 速度快（<5ns），不需刷新，外围电路比较简单， 但集成度低（存储容量小，约1Mbit/片），功耗 大。 在PC机中，SRAM被广泛地用作高速缓冲存储Cache。 典型SRAM芯片:CMOS RAM芯片6264(8K*8)
14
二、存储器芯片的基本组成
1、基本存储电路 静态存储器SRAM存储原理：双稳态触发器保存信 息。 T1 通，T2 止存0 ；T1 止，T2 通存1 ； 保持信息时，不送地址信号； 读出：送地址，发读命令； 写入：送地址，送数据发写命令。
计算机组成原理教案(第三章)

计算机组成原理教案(第三章)


3.主存物理地址的存储空间分布
以奔腾PC机主存为例，说明主存物理地址的存储空间概念
3.3.1只读存储器
1.ROM的分类
只读存储器简称ROM，它只能读出，不能写入。它的最 大优点是具有不易失性。
根据编程方式不同，ROM通常分为三类：
只读存 储器
定
义
优
点
缺
点
掩模式
数据在芯片制造过程中就 确定
可靠性和集成度高，价 不能重写 格便宜
存储 周期 存储 器带 宽
连续启动两次操作所需 间隔的最小时间
单位时间里存储器所存 取的信息量,
主存的速
度
数据传输速率 位/秒，字 技术指标 节/秒
3.2.1 SRAM存储器
1.基本存储元
六管SRAM存储元的电路图及读写操作图
2.SRAM存储器的组成
SRAM存储器的组成框图
存储器对外呈现三组信号线，即地址线、数据线、读/写控制线
主存地址空间分布如图所示。
3.3.2闪速存储器
1.什么是闪速存储器
闪速存储器是一种高密度、非易失性的读/写半导体存储器
2.闪速存储器的逻辑结构
28F256A的逻辑方框图
3.闪速存储器的工作原理
闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新 编程能力。 28F256A引入一个指令寄存器来实现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。 当VPP引脚不加高电压时，它只是一个只读存储器。 当VPP引脚加上高电压时，除实现EPROM通常操作外，通过指 令寄存器，可以实现存储器内容的变更。 当VPP=VPPL时，指令寄存器的内容为读指令，使28F256A成 为只读存储器，称为写保护。
计算机组成原理 第三章

计算机组成原理 第三章


1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最 小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储 器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存储器 （Read-Only Memory，ROM）。它们各自又有许多 不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器 往往 需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译 码 器
用16K×8位的芯片采用字扩展法组成64K×8位 的存储器连接图。 图中4个芯片的数据端与数据总线D0—D7相连， 地址总线低位地址A0—A13与各芯片的14位地址端相 连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址
第3章-IO端口地址译码技术

第3章-IO端口地址译码技术

第3章 I/O 端口地址译码技术
本章主要内容
➢ I/O 端口的基本概念 ➢ I/O 端口译码的基本原理 ➢ I/O 端口译码电路的设计
2020/5/11
计算机接口技术
1
一、接口信息与功能
1、接口信息 • 数据信号：
如：8位、16位、32位数据；
• 状态信号：
表示外设是否准备好信号。
CPU
地址 数据 控制
；将端口F4H和F5H的16位数据送AX ；将端口F4H、F5H、F6H和F7H的32位数据送 ；EAX ；从DX指出的端口输入32位数据到EAX
；EAX内容输出到DX指出的32位数据端口
2020/5/11
计算机接口技术
10
I/O指令表示，CPU从端口读数据或向端口写数据，
仅仅是指I/O端口与CPU的累加器之间的数据传输，
并未涉及数据是否传输到存储器的问题。若要将端口的数据 传输到存储器，还得用MOV指令进行传输。
例如：
MOV [DI],AL IN AL,DX
；将数据从AL→存储器 ；从端口读数据到AL
MOV [DI],AL ；将数据从AL→存储器
MOV DX,301H ；I/O端口
将端口的 数据传输 到存储器
MOV AL,[SI] ；从内存取数据到AL
信号转换功能：协调总线信号与I/O设备信号。转换包 括信号的逻辑关系、时序配合和电平转换。
可编程功能：增加接口的灵活性和智能性。
3.1 I/O 地址空间
如果忽略I/O地址空间的物理特征，仅从软件编程的角度来看，和 存储器地址空间一样，I/O地址空间也是一片连续的地址单元，可供 各种外设与CPU交换信息时，存放数据、状态和命令代码之用。
出程序段：接口电路硬件保护及操作系统中数据恢复。
白中英计算机组成原理第三章答案

白中英计算机组成原理第三章答案



主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
第三章 存储系统02(blue )

第三章 存储系统02(blue )


小
重点:结来自 理解SRAM、DRAM的存储原理 SRAM芯片内部结构及其扩展 DRAM控制器的作用 DRAM的刷新方法 高性能存储器的构成特点及其访问原理
举例
地址译码方式
B:双地址译码(续) 举例: 1K X 1位 RAM采用双译码结构,则 可以将1K X 1 RAM 的10条地址线中的5 条（A0~A4）用在横向，5条（A5~A9） 用在纵向，则字选信号线线的条数共为： 32+32=64条(相比1024条减少了很多) 双译码结构见下图
地址译码方式
3.3 DRAM存储器
工作原理 和学生一起分析P71图3.6。
3.3 DRAM存储器
DRAM存储芯片逻辑结构 DRAM存储器芯片的结构与SRAM存 储器芯片相似，由存储体与外围电路构成。 但由于要进行刷新，所以外围电路更复杂。 主要增加行地址与列地址锁存器、增加了 刷新计数器及相应的控制电路。
刷新方式（续） 异步刷新：将刷新周期按存储器行数 等分，每一等分内刷新一行。 优点：集成了以上两种方式的优点， 减少了死时间率，同时刷新时间占总时 间的比率较小。

3.3 DRAM存储器
地址多路开关:提供刷新或读写地址， 由多路开关进行选择。 刷新定时器:定时电路用来提供刷新请 求。 刷新地址计数器: 只用RAS信号的刷新 操作，需要提供刷新地址计数器。
具体芯片举例见书本Ｐ72图3.7
3.3 DRAM存储器
读写与DRAM的刷新 两个概念: 刷新：由于漏电使电容上的电荷衰减， DRAM需要定期地重新进行存储，这个过 程称为刷新。 刷新周期：从上一次对整个存储器刷新结束 到下一次对整个存储器全部刷新一遍为止， 这一段时间间隔叫刷新周期。
3.3 DRAM存储器
计算机组成原理第3章习题参考答案

计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址 进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。

3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。

⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。

试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。

〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。

第3章存储系统习题-文档资料

第3章存储系统习题-文档资料


2. 每个模块内共有多少片RAM芯片？
3. 主存共需多少RAM芯片？CPU如何选择个模块条？ 【解】 1. 由于主存地址码给定 18 位，所以最大存储空间为218 ， 主存的最大容量为 256K B；而每个模块条的存储容量 为 32K ，故需要 8 个模块条。 2. 因为使用4K×4位的芯片，所以模块内需要芯片 16 片。 模块内采用 字位同时 扩展方式。 3. 主存共需要 128 RAM芯片。
字长 8 位，所以数据线有 8 根， 加上控制线 片选 信号和 读写 信号，电源线和地线，
所以该芯片引出线的最小数目应为 26 2. 地址范围为 0000 H~ 3FFF H。 根。
【第二题】模块化存储器设计。已知某8位机的主存采用半导 体存储器，地址码为18位，若使用4K×4位RAM芯片组成该 机所允许的最大主存空间，并选用模块条的形式，问： 1. 若每个模块条为32K×8位，共需几个模块条？
32K×8位的模块条的构成：
模块条内使用16个4K×4位的RAM芯片拼成8组4K×8位， 地址码的低12位(A0~A11)直接接到芯片地址输入端， 地址码的高3位(A14~A12)通过3:8译码器输出，分别接到8组 芯片的选片端。
WE D3~D0 D7~D4 4K×4 4K×4 4K×4 4K×4
一、填空
计算机中的存储器是用来存放 程序和数据 的。
存储器系统的层次结构是为了使整个计算机的存储系 统在 容量和价格 上接近最外层的存储器，在 性能 上 接近最里层的存储器。 对DRAM进行操作，有 读、写和刷新 三种操作类型。
平衡CPU的执行速度和主存的存 cache的目的是 取速度不匹配的矛盾 。
• DRAM——动态随机存储器
• ROM——只读存储器

计算机组成原理-第3章_存储系统


存储周期 RW 刷新1 RW 刷新2 …
500ns 500ns
刷新间隔2ms
用在低速系统中
各刷新周期分散安排 在存取周期中。
… RW 128 RW
例如上图所示的DRAM有128行，如果刷新周期为 2ms，则每一行必须每隔2ms÷128=62.5us进行一次。
5、存储器控制电路
DRAM刷新需要硬件电路支持，它们集成在一个芯片 上，形成DRAM控制器，是CPU和DRAM间的接口电路。
写周期：实现写操作，要求CS和WE同时有效，有效期间地址 和数据信号不能变化；为了保证CS和WE变为无效前能把数据 可靠的写入，数据必须提前一段时间在数据总线上稳定存在； 而在WE变为高电平后再经过一段时间地址信号才允许改变。
*** DRAM存储器
1、DRAM存储元的记忆原理
SRAM存储器的存储元是一个 触发器，它具有两个稳定的状态。
外存储器：简称“外存”，大容量辅助存储器；磁表面存储
器或光盘存储器；存放需联机保存但暂时不需要的程序和数 据。容量从几十MB到几百GB，甚至更大。存取速度为若干
ms。
其他功能的存储器：如微程序控制器的控存、在显示和印刷 输出设备中的字库和数据缓冲存储器。
*** 主存储器的技术指标
主要性能指标：存储容量、存取时间、存储周期和存储器带宽。
地址信息到达时，使T5、T6、T7、T8导通，存储 元的信息被送到I/O与I/O线上， I/O与I/O线接上一个 差动读出放大器，从其电流方向，可以得出所存信息 是“1”或“0”。也可I/O或I/O一端接到外部，看其 有无电流通过，得出所存信息。
扩充：存储芯片规格的表示
在很多内存产品介绍文档中，都会用M×W的方式来表示芯 片的容量。

计算机组成原理第三章(3.1,3.2,3.3,姜,15-春,版5)


图3.4(a) SRAM读周期时序图
35
• 各参数意义：
tRC ：对存储芯片进行连续两次读操作时所必须间隔 的（最小）时间；
tAQ ：从给出有效地址，至外部数据总线上稳定地出 现所读出的数据信息所经历的时间。
tEQ：地址信号有效后，从片选有效，至数据稳定地 出现外部总线上所经历的时间。
• 构成存储器的存储介质：目前主要采用半导体器 件和磁性材料。
• 存储器中最小的存储单位就是一个双稳态半导体 电路或一个CMOS晶体管或磁性材料的存储元， 它可存储一个二进制代码。由若干个存储元组成 一个存储单元，再由诸多个存储单元组成一个存 储器。
5
• 存储器的分类：
按存储介质分：
• 半导体存储器：用半导体器件组成的存储器。
• 高速缓冲存储器 （Cache）：高速小容量半导体存储器，是为解决CPU和主存之间 速度不匹配而设置的。用于存放最活跃的程序块和数据。
• 主存和Cache一起构成计算机的内存储器（内存），是CPU能直接访问的存储器。
9
总结： ① 通过计算机的多级存储管理，发挥各级存储器
的效能； ② Cache主要强调高速存取速度，以便使存储系
1. CPU对存储器的读/写操作过程：
• 通过地址总线给出地址信号； • 通过控制总线发出读操作或写操作的控制信号； • 在数据总线上进行信息交流。
因此，存储器与CPU连接时，要完成三种 总线的连接：地址线、数据线和控制线；同时， 还须使各种信号的时序与存储器的（固有）读 写周期相配合。
25
2. 主存储器的构成
字节存储单元即存放一个字节的存储单元，相应的地 址称为字节地址。一个机器字可以包含数个字节。
若计算机中可编址的最小单位是字存储单元，则称该 计算机为按字寻址的计算机。

微机原理第三章习题及答案

第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节，若采用2164（64K ×1位）组成，则需要2164 8 片，若改用2764（8K ×8位），则需 8 片。

解答：容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以：64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线， 8 条数据线，若用其组成16K ⅹ8位存储器需要 16 片。

解答：存储单元的个数（字长）通常与地址线的位数相关，每个存储单元存储的二进制位数（位数）与数据线的位数相关。

存储容量为1K*8bit （8K*8位），表示每片RAM 有1K 个存储单元（K 1210=），每个存储单元存储8位二进制数，也可以写为1KB （B 表示8位二进制数，即1个字节Byte ），因此该RAM 芯片有10根地址线（A 0-A 9），8根数据线（D 0-D 7）。

3、现要用6116SRAM 芯片构成8K ×32位的存储器，共需此种芯片 16 片。

解答：8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的３个信号CE 、OE 、WE 电平分别为 时，6116的工作方式为读出。

（ D ）Ａ．1，0，0 Ｂ．0，0，0 Ｃ．0，1，1 Ｄ．0，0，1解答：３个信号CE 、OE 、WE 为6116的控制信号，CE （书中用CS 表示）：片选信号，低电平有效，CE 为低电平时，芯片被选中，此时可以进行读写操作，WE ：写允许信号，低电平有效时允许将数据写入芯片，OE ：输出允许信号，低电平有效时为读操作。

因此当6116处于读工作方式时CE 为0，OE 为0，WE 为1；处于写工作方式时CE 为0，OE 为1，WE 为0。

计算机系统结构第三章自考练习题答案

第三章总线、中断与输入输出系统历年真题精选1. 通道程序执行结束后引发的中断是（ B ）。

A. 外中断B. I/O中断C. 程序性中断D. 机械校验中断2．磁盘外部设备适合于连接到（ B ）。

A. 字节多路通道B. 数组多路通道或选择通道C. 选择通道或字节多路通道D. 数组多路通道或字节多路通道3. 总线控制机构为解决N个部件利用总线时优先顺序的裁决，集中式按时查询，需外加控制线线数为（ D ）。

N]A．3 B. N+2 C. 2N+1 D. 2+[log24. 虽然中断响应顺序由硬件排队器固定好，但中断实际处置完的顺序是可以通过（系统软件）修改各中断级处置程序的（中断屏蔽）位，而动态改变。

5. 在知足通道设计流量不低于设备工作时的最大流量时，为使微观上不丢失设备信息，可以加设（数据缓冲器）或动态提高响应的（优先级）来弥补。

6. 总线控制方式有哪三种？各需要增加几根用于总线控制的控制线？并说明每种方式优先级的灵活性。

（P64-65）7.（（1）20,20,25,40,40,100 us （2）200 B/ms （3）5 us ）8.（1）1-3-4-2同步强化练习一、填空题。

1. 中断响应就是允许其中断CPU（现行程序）运行，转去对该请求进行预处置，包括保留（断点及其现场），调出有关处置该中断服务程序，准备运行。

2. 中断系统软硬件功能分派实质是中断（响应）硬件和中断（处置平衡）软件的功能分派。

3. 数组多路通道适用于连接多台（高）速设备，其通道“数据宽度”为（定长块）。

4. 输入输出系统包括输入输出设备、（设备控制器）及输入输出操作有关的（软硬件）。

5. 总线控制机构集中在一处的称（集中）式控制，分散在各部件的称（散布）式控制。

6. 多数低性能单用户计算机的输入输出由（程序员）安排，I/O系统设计主要解决CPU、主存和I/O设备在（速度）上的庞大不同。

7. 信息在总线上的双向传输有（半）双向和（全）双向两种。

计算机组成原理习题第三章

计算机组成原理习题第三章第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是2.SRAM靠存储信息，DRAM靠存储信息。

存储器需要定时刷新。

3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器，其地址线和数据线的总和是5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。

6.高速缓冲存储器中保存的信息是主存信息的7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是8.、和组成三级存储系统，分级的目的是9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为10.用1K某1位的存储芯片组成容量为64K某8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K某8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。

11.最基本的数字磁记录方式、、、、、和六种。

12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。

13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。

现代的Cache可分为和两级，并将和分开设置。

14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flah，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。

其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。

16.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或为了加大存储器的带宽可采用、和17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。

则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。

18.在虚拟存储器系统中，CPU根据指令生成的地址是，经过转化后的地址是二．选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分A．二者都是顺序存取B．二者都是直接存取C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A．存取时间B．存取周期C．CPU周期D．机器周期3.若存储周期250n，每次读出16位，则该存储器的数据传送率为A．4某106B/B．4MB/C．8某106B/D．8MB/4.用户程序所放的主存空间属于A．随机存取存储器B．只读存储器C．顺序存取存储器D．直接存取存储器5.以下哪种类型的存储器速度最快A．DRAMB．ROMC．EPROMD．SRAM6.下述说法中正确的是A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM 是易失性RAM，而静态RAM中的存储信息是不易失C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为A．12345678B．78563412C．87654321D．341278568.在对破坏性读出的存储器进行读写操作时，为持续原存信息不变，必须辅以的操作是A．刷新B．再生C．写保护D．主存校验9．SRAM芯片，其容量为1024某8，除电源和接地端外，该芯片最少引出线数为A．16B．17C．20D．2110.存储器容量为32K某16，则A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根11.某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到A．220-1B．221-1C．223-1D．224-112.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是A．224B．223C．222D．22113.下列说法正确的是A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是A．左端口与右端口地址码不同B．左端口与右端口地址码相同C．左端口与右端口数据码相同D．左端口与右端口数据码不同16.如果一个存储单元被访问，则可能这个存储单元会很快的再次被访问，这称为A．时间局部性B．空间局部性C．程序局部性D．数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中，cache与主存的地址映射是由A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软硬件共同完成的19.容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。

南京邮电大学微型计算机原理与接口技术 第3章简 孙力娟


地 址 输 入 缓 冲
An /CS /OE /WE 控 制 逻 辑
I/O1
列 地 址 译 码
存储体
数 据 缓 冲
I/Ox
存储器内部框图
存储器的基本组织 (1) 与CPU的连接
主要是 地址线、控制线、数据线 的连接。
(2) 多个芯片连接 设计的存储器容量与实际提供的存储器多有不符。实际 使用时，需进行字和位扩展(多个芯片连接），组成所需要的 实际的存储器 总容量
0 0 0 0
（3）
0 0 0 0
（4）
0 1, 0 0 1 0 , 0 0
0 0
1
0,
0 0
1 1, 1 1 1 1, 1 1 1 1
23FFH
线选法连线简单，但地址会有重叠.（如A15-A14取不同值时，各芯片对应不同地址）
（2）全译码法
全译码法除了将地址总线的低位地址直接与芯片的地址线相连之外，其 余高位地址全部接入译码器，由译码器的输出作为各芯片的片选信号。 例：某微机地址线16位，存储容量为64KB，由8KB的芯片构成（片内地 址为13位）。 D7-D0 A12-A0 (1) 8KB CS 0000H-1FFFH A15-A13
片SRAM？该存储器需要多少
12 根地址线？参与片选的地址位至少需要 2 位？ （2）有若干片128KB SRAM芯片，如要构成512KB存储器 ，问:需要 4 片SRAM？如该512KB存储器的起始地址
是10000H，最后一个单元的地址是 8FFFF H 。 （3）如内存按字节编址，用存储容量为32K×8的存储芯片 构成地址为A0000H至EFFFFH的存储空间，则需要多少片 ？（ 10 ）
（4）已知如下电路，问第6个芯片的寻址范围从 A000H 到
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RAM芯片构成16K×8位的数据存储器， 用16K×8位的ROM芯片构成32K×8 的程序存储器，请画出与CPU的连线 图并写出存储器的寻址范围（要求存 储器的起始地址为D0000H）。（地址 总线、数据总线可画粗实线表示总线， 译码器可用74LS138或其他逻辑器件）
• 3.3 总线
– – – – – 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 总线的分类和性能指标 PC机的局部总线 微型机系统中的层次化局部总线 外部总线 系统总线MULTIBUS
F E
接口插板布线图 C、D
G、H
A、B E、F
局部总线和PCI总线 总线 局部总线和
• 局部总线：速度更快。适用于80486以上的CPU的主 板。如VL总线，PCI总线。与其它总线不兼容。
CPU CPU MEM PCI总线
ISA总线控制器 局部总线控制器
MEM
ISA总线
网络适配器
CRT适配器
ISA总线控制器
PCMCIA扩展总线 扩展总线
• 适用于笔记本电脑，可连接存储器、FAX/MODEM、网络适 配器和硬盘驱动器等扩展设备。 • 支持三种类型的PC卡，长86mm，宽54mm，I类卡厚3.3mm, 主要是存储器卡; II类卡厚5.5mm, 通常是modem卡或fax modem卡；III类卡厚10.5mm, 用作磁盘设备。 • PCMCIA插槽也有三种规格: I型插一个I类卡; II型插一个II类卡 或两个I类卡; III型插一个III类卡或一个II类卡和一个I类卡。 • PCMCIA插槽在PC端为插针, 在卡端为插孔。PCMCIA总线有 64个信号线, 16位数据线, 26位地址线, 其它一些控制线和电源 线、地线。 • PCMCIA插槽服务接口程序，相当于BIOS。其上是卡服务程 序。应用程序必须通过卡服务程序的中断调用来访问PC卡。
•
(Address >= ^hEb00) & (Address < ^hEc00)
译码4
• P12887 = !( A8 & !A9 & !A10 & A11 & !A12 & A13 !A9 !A10 !A12 • & A14 & A15 ); • !P12887 = (Address >= ^hE900) & (Address < ^hEa00); • P8253 • • • P1245 !A14 = !( A13 & !A14 & A15 !A13 # !A13 & A14 & A15 );
PCI总线的接口信号 总线的接口信号
• 在PCI应用系统中，有主设备和从设备，主设备需要49根信 号线，从设备至少需要47根 • 系统接口信号:CLK、RST。 • 地址数据接口信号：AD0~31/32~63、C/BE0~3/4~7、PAR。 • 接口控制信号：FRAME、IRDY、TRDY、STOP、LOCK、 IDSEL、DEVSEL • 总裁信号：REQ、GNT。 • 错误报告信号：PERR、SERR、 • 中断接口信号：INTA、INTB、INTC、INTD • 其它接口信号：SBO、SDONE
译码5
• ROM = ( • # • # • # • # • # • #
!ROM
A13 & !A14 & A15 !A13 & A14 & A15 !A9 & !A11 & A14 & A15 !A10 & !A11 & A14 & A15 !A12 & A14 & A15
!A8 !A10 !A11 !A12 !A13 !A14 !A15 !A8 & !A10 & !A11 & !A12 & !A13 & !A14 & !A15 !A9 !A10 !A11 !A12 !A13 !A14 !A15 !A9 & !A10 & !A11 & !A12 & !A13 & !A14 & !A15 ); = ((Address >= ^h300) & (Address < ^hA000)) # ((Address >= ^hF600) & (Address < ^hFFFF));
译码3
• P245T 245T = !( !A11 & !A12 & A13 & A14 & A15 ); !A11 !A12 • (Address >= ^hE000) & (Address < ^hE800) • CH375A CH375 375A !A8 !A10 !A12 = !( !A8 & A9 & !A10 & A11 & !A12 & A13 • & A14 & A15 ); • (Address >= ^hEa00) & (Address < ^hEb00) • CH375B • = !( A8 & A9 & !A10 & A11 & !A12 & A13 & A14 & A15 );
第三章 存储器、地址译码、 总线
3.1 存储器
• 介绍几种常用典型的存储器的引脚
– SRAM: HM62256 – EPROM: 27C512 – EEPROM: W27E512
常用存储器引脚
存储器扩展
3.2 地址译码
• 74LS138译码器
• 138译码器真值表
译码方法
• 全译码：所有高位地址信号通过译码器构 成多个片选信号； • 部分译码：这种方法将高位地址中的若干 位通过译码器组合成片选信号。 • 线译码：这种方法不通过译码器，而是将 高位地址中的1位或几位作为片选信号。
• 总线分类
– 内部总线
• 处于CPU内部，用来连接片内运算器和寄存器等 各个功能部件的总线；
– 局部总线
• 主板上的信息通道，连接主板上各个主要部件， 而且通过扩展槽连接各种适配器； • ISA(industry standard architecture) • EISA(extension industry standard architecture) • PCI(peripheral component interconnect)
译码6
• P374O • • P245I • • CPURST • • • • • LCD • • P512 • • P374D = !( A8 & !A9 & !A10 & !P245T & !WR ); = !( !A8 & !A9 & !A10 & !P245T & !RD ); = !( # # # KEY1 & !RSet !KEY1 & RSet P123 & Q12 !POWRST );
总线结构的优点
• 支持模块化设计
– 总线结构使得系统成为由总线连接的多个独 立的子系统，每个子系统对应一个模块；
• 开放性和通用性
– 每种总线都有固定的标准，而且其技术规范 完全公开；
• 灵活性好
– 有了总线后，系统的组合有一定的随意性， 系统主板上有多组总线扩展槽，每组对应一 种总线。
3.3.1 总线的分类和性能指标
– 系统总线
• 多处理器系统即高性能超级计算机中连接各CPU 插件板的信息通道，用来支持是微型机和外部设备之间或者几个微型机系统 之间的通信总线； • 串行总线RS232C; • IDE(integrated drive electronic) • SCSI(small computer system interface) • 并行打印机Centronics 总线 • 通用串行总线USB(universal serial bus)
= !( !A8 & !A9 & A10 & !P245T & !WR ); = !( A8 & A9 & !A10 & !P245T ); = !( !A8 & A9 & !A10 & !P245T & !WR );
译码7
• ROMA15 = !( RSet & !A15 );
作业：8086系统中，用8K×8位的
• 性能指标
– 总线宽度：数据位数 – 总线频率：每秒钟的传输次数 – 传输率：每秒钟能传输的字节数，MB/s表示
3.3.2 PC机的局部总线: PC和ISA总线 和 总线
• PC总线：8位DB，20位AB，62Pin，适用于8086/8088。 • ISA总线：16位DB，24位AB，98Pin，适用于80286，在 80386及以后的CPU的主板上应用了很长时间，目前正逐渐被 淘汰。向下兼容，即PC总线上的设备也可以用在ISA总线上。 PC 总线
PCI总线的配置空间 总线的配置空间
• 00H~01H：厂商标识，R/W，从扩展ROM装入。 • 02H~03H：设备标识，R，从扩展ROM装入。 • 04H~05H：PCI命令，W/R，未用。 • 06H~07H：PCI状态，R，未用。 • 08H：版本标识，R，从扩展ROM装入。 • 09H~0BH：设备类别码，R，从扩展ROM装入。 • 0CH：高速缓存行大小，R，未用。 • 0DH：延时定时器，W/R，从扩展ROM装入。 • 0EH：首区类型，R，从扩展ROM装入。 • 0FH：内建自测区，R，从扩展ROM装入。
ISA总线
硬盘适配器 CRT适配器 …… FAX适配器 打印机适配器 ……
PCI总线的特点 总线的特点(120引脚） 引脚） 总线的特点 引脚
• 支持一种线性突发数据传输模式，即由一个地址顺 序读写大量数据。 • 总线主控，任何一个有处理能力的外设都可暂时接 管总线。 • 同步操作功能，确保CPU与总线同步操作。 • PCI芯片将大量系统功能高度集成，而且AB和DB多 路复用。 • PCI总线与CPU时钟频率无关，以其独特的中间缓冲 器，独立于CPU ，不必担心外设在不同时钟频率下 引起性能冲突。 • 自动设置参数（I/O端口，中断号等），即PnP。