下载文档原格式
第五章5-1选择题1、6264芯片是（B）（A）EEPROM （B）RAM（C）FLASH ROM （D）EPROM2、用MCS-51用串行扩展并行I/O口时，串行接口工作方式选择（A）（A）方式0 （B）方式1 （C）方式2 （D）方式33、使用8255可以扩展出的I/O口线是（B）（A）16根（B）24根（C）22根（D）32根4、当8031外出扩程序存储器8KB时，需使用EPROM 2716（C）（A）2片（B）3片（C）4片（D）5片5、某种存储器芯片是8KB*4/片，那么它的地址线根线是（C）（A）11根（B）12根（C）13根（D）14根6、MCS-51外扩ROM，RAM和I/O口时，它的数据总线是（A）（A）P0 （B）P1 （C）P2 （D）P37、当使用快速外部设备时，最好使用的输入/输出方式是（C）（A）中断（B）条件传送（C）DMA （D）无条件传送8、MCS-51的中断源全部编程为同级时，优先级最高的是（D）（A）INT1 （B）TI （C）串行接口（D）INT09、MCS-51的并行I/O口信息有两种读取方法：一种是读引脚，还有一种是（A）（A）读锁存器具（B）读数据库（C）读A累加器具（D）读CPU 10、MCS-51的并行I/O口读-改-写操作，是针对该口的（D）（A）引脚（B）片选信号（C）地址线（D）内部锁存器5-2判断题1、MCS-51外扩I/O口与外RAM是统一编址的。
（对）2、使用8751且EA=1时，仍可外扩64KB的程序存储器。
（错）60KB3、8155的复位引脚可与89C51的复位引脚直接相连。
（对）4、片内RAM与外部设备统一编址时，需要专门的输入/输出指令。
（错）统一编址的特点正是无需专门的输入输出指令。
5、8031片内有程序存储器和数据存储器。
（错）无程序存储器6、EPROM的地址线为11条时，能访问的存储空间有4K。
（错）2K.7、8255A内部有3个8位并行口,即A口，B口，C口。
微机原理与接口技术（楼顺天第二版）习题解答第5章总线及其形成5.1 微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。
5.2 微处理器级总线经过形成电路之后形成了系统级总线。
5.3 答：总线是计算机系统中模块（或子系统）之间传输数据、地址与控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。
采用标准化总线的优点是：①简化软、硬件设计。
②简化系统结构。
③易于系统扩展。
④便于系统更新。
⑤便于调试与维修。
5.4 答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总线与通信总线。
5.5 答：RESET为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即：（CS）=0FFFFH，（IP）=0000H。
5.6 8086CPU复用的引脚有AD15~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
8088CPU复用的引脚有AD7~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
5.7 答：设置引脚复用主要是可以减少引脚数量。
CPU通过分时复用解决地址线与数据线的复用问题。
ALE为地址锁存使能信号在总线周期的T1周期有效，BHE为高8位数据线允许，在T1周期有效，需要锁存器锁存，在需要使用高8位数据线时使用。
5.8 答：高阻态可做开路理解。
可以把它看作输出（输入）电阻非常大。
5.9 答：RESET（Reset）：复位信号，输入，高电平有效。
CPU 收到复位信号后，停止现行操作，并初始化段寄存器DS、SS、ES，标志寄存器PSW，指令指针IP与指令队列，而使CS=FFFFH。
RESET信号至少保持4个时钟周期以上的高电平，当它变成低电平时，CPU执行重启动过程，8086/8088将从地址FFFF0H开始执行指令。
第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入／输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中，___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段，其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
（T ）2.采用统一编址方式时，CPU对I/O设备的管理是用访问内存的指令实现的。
（T ）3.无条件传送是一种最简单的输入／输出传送，一般只用于简单、低速的外设的操作。
（T ）4.中断方式的特点是改CPU的被动查询为主动响应。
（F ）5.DMA控制器是一个特殊的接口部件，它有主、从两种工作状态。
（T ）三、思考题1.外设为何必须通过接口与主机相连？存储器与系统总线相连需要接口吗？为什么？答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件，I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类？答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种？各自的特点如何？答: 系统对I/O端口的地址分配有两种编址方式：统一编址和独立编址。
《微型计算机原理与接口技术》习题与思考答案第１章微型计算机概论1.1 A B C 1.2 B 1.3 B 1.4 C 1.5 A B C 1.6 B D1.7 00000111B=7D=07H 11010100B=212D=D4H01101010B=106D=6AH 10110.101B=22.625D=16.AH11001.011B=25.375D=19.6H1.8 127D=11111111B=FFH 12.625D=1100.101B=C.AH225.9375D=11100001.1111B=E1.FH 18.3l25D=10010.0101B=12.5H206.125=11001110.001B=CE.2H1.9 10H=10000B=16D 0.A8H=0.10101B=0.65625D28.9H=101000.1001B=40.5625D 4B.2AH=1001011.0010101B=75.6762D20E.4H=1000001110.01B=526.25D1.10 [+37]原=00100101B [+37]反=00100101B [+37]补=00100101B [+37]过余=10100101B[+94]原=01011110B [+94]反=01011110B [+94]补=01011110B [+94]过余=11011110B [-11]原=10001011B [-11]反=11110100B [-11]补=11110101B [-11]过余=01110101B [-125]原=11111101B [-125]反=10000010B [-125]补=10000011B [-125]过余=00000011B1.11补码00010101B的真值为+21D 补码41H的真值为+65D补码9BH的真值为-101D 补码FFH的真值为-1D补码11110101B的真值为-11D1.12 A的ASCII码为41H a的ASCII码为61Hg的ASCII码为67H z的ASCII码为7AH0的ASCII码为30H 9的ASCII码为39H*的ASCII码为2AH +的ASCII码为2BHCR的ASCII码为0DH ％的ASCII码为25H1.12一个16×16字形点阵占用存储空间32B一个24×24字形点阵占用存储空间72B一个32×32字形点阵占用存储空间128B1.14 （以8位补码为例）[X]补+[Y]补=[+38]补+[+100]补=0001010B，溢出[X]补+[Z]补=[+38]补+[-20]补=00010010B，未溢出[Y]补- [Z]补=[+100]补- [-20]补=01111000B，未溢出[Z]补- [X]补=[-20]补- [+38]补=11000110B，未溢出1.15 X与Y=0100B X或Z=1111B Y异或Z=1101B 非Y=1001B1.16微型计算机具有体积小、重量轻、功耗低；功能强；可靠性高；价格低廉；结构灵活、适应性强；使用方便、维护容易等特点。
《微机接口与原理技术》第5章习题及参考解答1.计算机的存储器采用分级存储体系的主要目的是(A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾解D2.在多级存储体系中,Cache─主存结构的作用是解决(问题。
A.主存容量不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配解D3.下列因素中,与Cache的命中率无关的是(A.主存的存取时间B.块的大小C.Cache的组织方式D.Cache的容量解A4.下列说法中不正确的是(A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间B.多级存储体系由Cache、主存和虚拟存储器构成C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D.当Cache未命中时,CPU可以直接访问主存,而外存与CPU之间则没有直接通路解B5.下列说法中正确的是(A.虚拟存储器技术提高了计算机的速度B.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分C.主存都是由易失性的随机读写存储器构成的D.Cache的功能全部由硬件实现解D6.在Cache的地址映射中,若主存中的任意一页均可映射到Cache内的任意一页的位置上,则这种方法称为(A.全相联映射B.直接映射C.组相联映射D.混合映射解A7.在计算机系统中,下列部件都能够存储信息:①主存;②CPU内的通用寄存器;③Cachc;④磁带;⑤磁盘。
按照CPU存取速度排列,由快至慢依次为(其中,内存包括(;属于外存的是(;由半导体材料构成的是(解从快到慢依次为(②、③、①、⑤、④。
其中,内存包括(①和③;属于外存的是(④和⑤;由半导体材料构成的是(①、②、③。
8.什么是SRAM,DRAM,ROM,PROM,EPROM和FLASH解易失性半导体存储器统称为RAM,它分为静态RAM(SRAM和动态RAM(DRAM,用于在程序中保存需要动态改变的数据,或是需要动态加载的程序。
2114： 128片，10位和6位。
6116： 32片，11位和5位。
6264： 8片，13位和3位。
5.42114：611662646.4stack segment stack 'stack'dw 32 dup(0)stack endscode segmentstart proc farassume ss: stack, cs: codepush dssub ax, axpush axCALL I6116 ；调用写入6116子程序MOV AH, 2 ；回车换行MOV DL, 0DHINT 21HMOV DL, 0AHINT 21HCALL O6116 ；调用读出6116子程序ret；写入6116：将键入字符的ASCII码写入6116I6116 PROCMOV BL, 0 ；定义页地址码（16个地址为一页）MOV CX, 128 ；定义页数LOP1: PUSH CXMOV DX, 380H ；将页地址从74LS273输出MOV AL, BLOUT DX, ALMOV CX, 16 ；定义页内单元数MOV DX, 390H ；将键入数写入16个单元LOP2: MOV AH, 1INT 21HOUT DX, ALINC DXLOOP LOP2INC BL ；换页POP CXLOOP LOP1 ；页数未满换页重新写入16个单元RETI6116 ENDP；读出6116：将写入6116的数据读出送显示O6116 PROCMOV BL, 0MOV CX, 128LOP3 PUSH CXMOV DX, 390HMOV AL, BLOUT DX, ALMOV CX, 16MOV DX 380H ；将16个单元的数据送显示LOP4: IN AL, DXPUSH DXMOV DL, AL ；将6116中读出的ASCII码送DLMOV AH, 2 ；2号功能调用显示DL中的字符INT 21HPOP DXINC DXLOOP LOP4INC BLPOP CXLOOP LOP3RETO6116 ENDPend start6.5stack segment stack 'stack'dw 32 dup(0)stack endscode segmentstart proc farassume ss: stack, cs: codepush dssub ax, axpush axMOV AH, 2 ；用2号功能调用输出字符，调用号送AHMOV CX, 100 ；字符个数送计数器MOV DX, 380HWAIT0: IN AL, DX ；从244读入TEST AL, 80H ；测试状态位是否为0JNZ WAIT0 ；不为0，等待继续测试状态WAIT1: IN AL, DX ；状态为0，继续读入TEST AL, 80H ；测试状态是否为1JZ WAIT1 ；不为1，等待继续测试状态IN AL, DX ；状态为1，读入数据即ASCII码AND AL, 7FH ；去掉状态位MOV DL, AL ；ASCII码送DL，输出字符INT 21HLOOP WAIT0-3 ；跳到给DX赋值380H的MOV指令，该指令为3字节retstart endpcode endsend start。
第五章1. 静态RAM 与动态RAM 有何区别？答：（1）静态RAM 内存储的信息只要电源存在就能一直保持，而动态RAM 的信息需要定时刷新才能保持（2）静态RAM 的集成度比较低，运行速度快，而动态RAM 的集成度高，运行相对较慢（3）静态RAM 造价成本高，动态RAM 价格便宜2. ROM 、PROM 、EPROM 、EEPROM 在功能上各有何特点？答：ROM 是只读存储器，根据写入方式的不同可以分为四类：掩膜型ROM 、PROM 、EPROM 和EEPROM 。
掩膜型ROM 中信息是厂家根据用户给定的程序或数据，对芯片图形掩膜进行两次光刻而写入的，用户对这类芯片无法进行任何修改。
PROM 出厂时，里面没有信息，用户采用一些设备可以将内容写入PROM ，一旦写入，就不能再改变了，即只允许编程一次。
EPROM 可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。
EEPROM 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。
3. DRAM 的CAS 和RAS 输入的用途是什么？ 答：CAS 为列地址选通信号，用于指示地址总线上的有效数据为列地址；RA 行地址选通信号，用于指示地址总线上的有效数据为列地址。
S 为4. 什么是Cache ？作用是什么？它处在微处理机中的什么位置？答：Cache 也称为高速缓存，是介于主存和CPU 之间的高速小容量存储器。
为了减少CPU 与内存之间的速度差异，提高系统性能，在慢速的DRAM 和快速CPU 之间插入一速度较快、容量较小的SRAM ，起到缓冲作用，使CPU 既可以以较快速度存取SRAM 中的数据，又不使系统成本上升过高，这就是Cache 的作用。
Cache 在微处理机中的位置如下图：5. 直接映像Cache 和成组相联Cache 的组成结构有什么不同？答：直接映象 Cache 是将主存储器中每一页大小分成和 Cache 存储器大小一致，Cache 中每一块分配一个索引字段以确定字段，这样可以通过一次地址比较即可确定是否命中，但如果频繁访问不同页号主存储器时需要做频繁的转换，降低系统性能；成组相联Cache 内部有多组直接映象的 Cache ，组间采用全关联结构，并行地起着高速缓存的作用。
微机原理与接⼝技术张颖超叶彦斐第5章习题答案5.1 RAM 和ROM 的主要特点和区别是什么？【解答：】ROM （只读性存储器）的特点是在⼀般情况下，ROM 中的信息只能读出不能写⼊，ROM 中的内容是⾮易失性的，掉电后信息也不会丢失。
RAM （随机存储器）的特点是其内容在⼯作时既可以读出也可以随时写⼊，但是其中的内容是易失性的，掉电后信息会丢失。
5.2术语“⾮易失性存储器”是什么意思？PROM 和EPROM 分别代表什么意思？【解答：】“⾮易失性存储器”是指掉电后信息不会丢失。
PROM 是可编程ROM ，EPROM 可擦除可编程ROM 。
5.3 何谓静态RAM ？何谓动态RAM ？他们的特点各是什么？【解答：】以双稳态电路作为基本存储单元来保存信息的RAM 称为静态RAM （SRAM ），其特点是：只要不断电，信息不会丢失；访问速度快，但集成度较低，⼀般⽤于Cache 采⽤SRAM 。
以晶体管栅极电容的充放电来存储⼆进制信息的RAM 称为动态RAM ，其特点是：电容上的电荷会随时间⽽泄露，因此DRAM 需要定时刷新；DRAM 集成度较⾼，因此⾏列地址线复⽤，⼀般内存采⽤DRAM 构成。
5.4 较⼤容量的RAM 为什么总是采⽤矩阵形式？【解答：】这种形式便于采⽤双译码结构，地址线分为⾏、列两部分，分开译码，可以极⼤的减少地址译码器的输出线，简化电路。
5.5 下列RAM 芯⽚各需要多少个地址引脚？（1）16K×1b （2）1K×4b （3）2K×8b 【解答：】分别是2log 16K 14=，2log 1K 10=，2log 2K 11=根5.6 设有⼀个具有14位地址和8位字长的存储器，问：（1）该存储器能存储多少字节的信息？（2）如果存储器由1K×1b 静态RAM 芯⽚组成，需多少芯⽚？（3）需要多少位地址作芯⽚选择？（4）改⽤4K×4b 的芯⽚，试画出与总线连接框图。
