Cadence推出Palladium XP II验证平台和系统开发增强套件

Cadence发布业界首款已通过产品流片验证的Xcelium并行仿真平台内容提要：可执行基于多核并行运算的第三代仿真平台，业界领先的Cadence 验证套件家族新成员单核仿真性能平均提高2倍基于现有服务器，多核仿真的性能在RTL设计仿真，门级仿真及DFT仿真方面分别平均提速3倍，5倍，与10倍2017年3月1日，上海楷登电子（美国Cadence 公司，NASDAQ：CDNS）今日发布业界首款已通过产品流片的第三代并行仿真平台Xcelium 。

基于多核并行运算技术，Xcelium 可以显著缩短片上系统（SoC）面市时间。

较Cadence上一代仿真平台，Xcelium 单核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。

Cadence Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网（IoT）和汽车等多个领域的早期用户中得到了成功应用，并通过产品流片验证。

如需了解更多内容，请参考cadence/go/xcelium。

不论是ARM还是我们的合作伙伴，交付产品以达到客户预期的能力，不可避免的需要快速和严格的验证环节，ARM公司技术服务产品部总经理Hobson Bullman说，Xcelium并行仿真平台对于基于ARM的SoC设计，在门级仿真获得4倍的性能提升，在RTL仿真获得5倍的性能提升。

基于这些结果，我们期待Xcelium可以帮助我们更快和更可靠的交付最复杂SOC，针对智能汽车和工业物联网应用中复杂的28nm FD-SOI SoC和ASIC设计，快速和可扩展的仿真是满足严苛开发周期的关键！意法半导体公司CPU团队经理Francois Oswald说到，我们使用Cadence Xcelium并行仿真平台，在串行模式DFT仿真中得到8倍的速度提升，所以数字和混合信号SoC验证团队选择Xcelium作为标准的仿真解决方案。

Xcelium仿真平台具备以下优势，可以大幅加速系统开发：多核仿真，优化运行时间，加快项目进度：第三代Xcelium仿真平台源于收购RockeTIck 公司带来的技术，是业内唯一正式发布的基于产品流片的并行仿真平台。

基于PXP的Transaction-Based Acceleration验证技术作者1：杨超，中兴通讯，陕西省西安市高新区唐延南路10号。

作者2：闫新强，中兴通讯，陕西省西安市高新区唐延南路10号。

作者3：石磊，中兴通讯，陕西省西安市高新区唐延南路10号。

摘要：由于芯片的规模和复杂度日益增加，工程师用传统的模拟方法难以在短期时间内完成验证工作。

尽管各种验证方法学不断提出，但是传统方式的芯片验证工作的效率还是改善不大。

硬件加速器的出现为这个问题提供了一种新的解决方法。

PXP作为Cadence公司开发的硬件仿真器，其仿真速度较传统验证方式有大幅提高，且Debug能力也可以与传统的仿真软件相媲美。

PXP Transaction-Based Acceleration（TBA）平台是基于传输级的验证平台，其基本的原理是在HVL的平台部分进行transaction级的处理，而所有与时序相关的signal级的传输处理都放在HDL部分。

这种使用方式可以将处于验证速度瓶颈的DUV运行于PXP上，仿真速度比软件仿真加速很多倍。

本文所介绍的PXP TBA方式在实际芯片项目进行了工程使用，并取得了较好的效果。

关键词：PXP TBA 硬件加速器 Pipe-Based AccelerationAbstract：With chip size and complexity increasing, traditional verification work would take a very long time. Although various methodologies proposed, the efficiency improvements have only been modest. Hardware verification acceleration equipment provides a new solution. PXP, as one of hardware verification acceleration equipments, which is developed by Cadence can speed up verification speed remarkably and have equivalent debug ability compare to traditional verification. TBA (Transaction Based acceleration) mode is one of verification mode based on PXP is most similar with traditional co-simulation, its basic principle is to separate transaction level part processing on HVL side and time sequence related signal transfer part processing on HDL side. By implementing most time-consumed DUV part into PXP, simulation time can be many times faster. PXP TBA has been application practiced on chip design project and achieves good results. Keywords: PXP, TBA, Hardware Acceleration Equipment, Pipe-Based Acceleration1.引言传统的协同验证方法已经使用了多年，这种方法最大的优势在于验证平台、激励构造灵活且易实现，对复杂场景、随机场景的验证覆盖全面，能够有效的降低流片风险。

敬请登录网站在线投稿(t o u g a o.m e s n e t.c o m.c n)2021年第7期93C a d e n c e系统动力双剑 I C设计者的利器!本刊记者薛士然工欲善其事,必先利其器!这个真理适用于任何行业,尤其在当今各种技术快速迭代的时代,对工具的需求更加迫切㊂在电子行业,一个好用的E D A工具能让电子工程师事半功倍㊂近日,E D A厂商C a d e n c e发布了其重磅产品:P a l l a-d i u m Z2E n t e r p r i s e E m u l a t i o n企业级硬件仿真加速系统和P r o t i u m X2E n t e r p r i s e P r o t o t y p i n g企业级原型验证系统㊂C a d e n c e亚太区系统解决方案资深总监张永专介绍,此次发布的新产品翻译成中文是 系统动力双剑 ,双系统无缝集成统一的编译器和外设接口㊂系统动力双剑,助力流片一次成功E D A是一个工具产品,对性能的要求是最重要的指标㊂张永专介绍,此次发布的产品是原有P a l l a d i u m Z1和P r o t i u m X1的新一代升级,相比于上一代产品,全新的P a l l a d i u m Z2和P r o t i u m X2系统动力双剑组合将容量提高了2倍,性能提高了1.5倍,可以为当前数十亿门规模的片上系统设计提供最佳的硅前硬件纠错效率和最高的软件调试吞吐率㊂张永专介绍,在与客户沟通过程中发现,尽管现在I C 设计公司的设计越来越复杂,但是对产品上市时间和成本要求依然非常严苛,这就对E D A工具提出了更高的要求㊂在不断研究客户需求的基础上,新推出的P a l l a d i u m Z2和P r o t i u m X2可以在芯片流片之前做好全部验证,以提高流片一次成功的可能性,为产品量产上市赢得时间㊂系统动力双剑,让48~72小时的工作缩减到4小时硬件仿真速度的提升和D e b u g的准确率看似是一个矛盾体,P a l l a d i u m Z2和P r o t i u m X2是如何解决这个问题的呢?张永专介绍,P a l l a d i u m Z2硬件仿真加速平台基于全新的自定制硬件仿真处理器,处理器基于简单指令集,会把设计转化成指令集,每个信号㊁每个节点都可以看到,所以D e b u g准确率可以达到100%,因此,P a l l a d i u m Z2在提升处理速度的同时并不会牺牲D e b u g准确率㊂提到P a l l a d i u m Z2硬件仿真加速平台中使用的全新自定制仿真处理器时,张永专介绍,与上一代产品相比,除了处理器的制程更新之外,还采用了特殊的设计以实现硬件仿真加速,与其他商业处理器完全不同,这也是C a-d e n c e产品与友商产品的差异化之处㊂在介绍产品过程中,播放了一段视频,英伟达公司讲述使用P a l l a d i u m Z2和P r o t i u m X2的体验㊂面对高端图形和超大规模设计的每一次升级都意味着复杂性的增加,并且上市时间要求也很严苛,在这样的背景下,英伟达采用了P a l l a d i u m Z2和P r o t i u m X2系统的通用前端流程,可以优化功能验证㊁功能确认和硅前软件初启的工作负载分布,可以按时完成对最复杂G P U和S o C设计的全面验证,原来需要48~72小时的工作,一下子可以缩减到4个小时,大大提高了工作效率㊂系统动力双剑,服务所有客户P a l l a d i u m Z2和P r o t i u m X2系统动力双剑并不是大客户的专享产品㊂张永专介绍,中小客户对开发工具的更新换代没有那么频繁,他们会期望长期使用某一种开发工具,但是随着技术升级,开发工具也是有更替周期的,一般在5年左右,所以C a d e n c e在上一代产品推出5年之后又推出了新一代的产品,以满足所有客户的实际需求㊂众多的I C设计公司中,中小公司在投入方面比较谨慎,尤其是创业公司,没有能力承担高成本的E D A工具㊂为了让中小客户既享受到最新开发工具带来的效率提升,又不会大幅增加成本投入,C a d e n c e可以采用云或者租赁形式提供服务㊂芯片设计行业是一个典型的季节性行业,比如一年生产㊁设计一款或是若干款芯片,但只有在芯片设计过程中的某些月份,可能会疯狂增加对算力的要求,但这个阶段过后,基本上就没有任何算力需求了㊂这样的波动应用非常适合租赁形式,既减轻了企业负担,又节约了社会资源,一举两得!毫无疑问,C a d e n c e的租赁方式解决了中小公司的应用痛点㊂C a d e n c e验证全流程包括P a l l a d i u m Z2硬件仿真加速系统㊁P r o t i u m X2原型验证系统㊁X c e l i u m L o g i c S i m u l a-t i o n逻辑仿真器㊁J a s p e r G o l d F o r m a l V e r i f i c a t i o n P l a t f o r m 形式化验证平台以及C a d e n c e智能验证应用套件,可以提供经济高效的验证吞吐率㊂P a l l a d i u m Z2和P r o t i u m X2系统目前已经在一些客户中成功部署,第二季度向业内广泛推广㊂从此,I C设计工程师只需要专注于自己的设计,剩下的验证仿真环节放心地交给C a d e n c e的系统动力双剑即可!。

标签：cadence工具介绍主要是cadence的常用工具：（一）System&LogicDesign&Verification1、SPW：系统仿真工具，与matlab相似，但是比其专业，用于系统建模，常用于通信系统2、Incisive：就是大家最常用的nc_verilog,nc_sim,nc_lauch，以及ABV,TBV的集合，仿真和验证功能很强大（二）Synthesis&Place&Route1、BuildGates：与DC同期推出的综合工具，但是在国内基本上没有什么市场，偶尔有几家公司用2、RTLCompliler：继BuildGates之后的一个综合工具，号称时序，面积和功耗都优于DC，但是仍然无法取代人们耳熟能详的DC3、SiliconEnsemble&PKS：硅谷早期做物理设计的工程师，几乎都用它。

是第一个布局布线工具4、FirstEncounter&SoCEncounter：继SE以后的很好的P&R工具，但是盗版太少，所以也只有大公司能用且都用，但是目前astro在国内有赶超之意5、Cetlic：噪声分析工具，权威6、Fire&Ice：分布参数提取工具，国内很多人用synopsys的StarRC7、VoltageStrom：静态功耗和动态功耗分析的很不错的工具，与s的PowerComplier相同。

8、SingnalStrom：时序分析工具，唯一一个能建库的工具9、nanoroute：很强大的布线器喔，但是不是一般人能用的到的。

我也是在cadence实习的时候爽过的，比astro快十倍不止。

（三）customICDesign1、Virtoso：版图编辑工具，没有人不知道吧，太常用了，现在还有一个公司的laker2、diva,dracula,assura：物理验证工具，用的比较普遍，但是calibre是标准，很多公司都是用其中的一个和calibre同时验证，我好可怜，现在只能用herculus（四）数模混合信号设计这部分太多了，但是一个ADE的环境基本上都能包括，不细说了，打字都打累了（五）PCBAllego最为典型了，很多大公司都用的。

Cadence 推出 Palladium XP II 验证平台和系统开发增强套
件
佚名
【期刊名称】《电子产品世界》
【年(卷),期】2013(20)10
【摘要】为了进一步缩短半导体和系统制造商的产品上市时间，Cadence设计系统公司（NASDAQ：CDNS）近日推出Palladium XP II验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。

【总页数】1页(P6-6)
【正文语种】中文
【中图分类】TN402
【相关文献】
1.基于Cadence Palladium Z1的图形芯片功能验证平台 [J], 肖德宇;牛一心
2.Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件 [J], 胥京宇
3.CADENCE公司为PALLADIUM加速／仿真系统开发出先进的验证环境 [J],
4.Palladium XP II验证平台大大提升软硬件联合验证效率 [J],
5.展讯采用Cadence Palladium XP II平台用于移动系统芯片和软硬件联合验证[J],
因版权原因，仅展示原文概要，查看原文内容请购买。

CADENCE硬件仿真器在Ethernet交换芯片验证中的应用摘要：本文介绍了应用CADENCE硬件仿真器Palladium快速灵活验证Ethernet交换芯片的实例。

关键词：Palladium 硬件仿真器 Ethernet 以太网 IC验证1 概述随着网络通信的高速发展，集成多种内容的以太网交换芯片在网络通信中起着越来越重要的作用，如何加快以太网交换芯片的开发速度，缩短验证的周期，是我们面临的重要课题，为此，我们选用了Cadence硬件仿真器Palladium作为验证加速平台。

Cadence硬件仿真器Palladium的逻辑硬件电路由高速处理器阵列所构成，芯片设计被映射成大量并行计算引擎，上万个处理器以极快的速度并发仿真，极大地加速了仿真速度，成为IC验证业界一种新型高效的验证工具。

2 以太网交换芯片ZX27x1在以太交换网中的应用如图1所示，我们设计的芯片为ZX27x1，它以10/100M的速率通过MII接口和PHY层相连；另外它还有一个千兆上联口，通过公司的内部总线Zlink和上位芯片相连，从而组成一个数据交换系统。

图1 ZX27x1在以太交换网中的应用3 系统验证分析为了有效验证ZX27x1芯片功能，我们抽象图1系统为图2所示的验证模型。

图2 ZX27x1验证模型分析一下图2中的结构，待验证芯片为ZX27x1，该芯片对外有两个接口，MII接口，这是标准的以太网接口；Zlink 接口，这是公司内部的接口，为以太网交换芯片套片所用，该接口可支持多个ZX27X1芯片之间的数据和信息交换，并且允许cpu 通过该接口对芯片进行随机访问。

为了验证该芯片zx27x1的功能，我们需要建立MII 的接口模型和Zlink 接口模型。

如何实现这两种接口模型呢？很自然的想到用软件或硬件或软硬件结合的方式来实现，这样就派生多种验证方法（模式），见表1。

模式1是我们最常用的纯软件仿真的方法，其验证速度很慢。

其它3种模式都是基于硬件仿真器Palladium 的硬件仿真加速方法。

Cadence推出验证计算平台加快系统开发时间并提高其质量全球电子设计创新领先企业Cadence 设计系统公司今天公布了第一款全集成高性能验证计算平台，称为Palladium XP，它在一个统一的验证环境中综合了模拟(Simulation)、加速(Acceleration)与仿真(Emulation)。

这种高度可扩展的Palladium XP 验证计算平台是为了支持下一代设计而开发的，让设计与验证团队能够更快地完善他们的软硬件环境，在更短的时间内生产出更高质量的嵌入式系统。

Cadence® Palladium® XP 最高支持20 亿门的设计结构，提供的性能最高可达4MHz 并支持最多512 名用户同时使用。

该平台还提供了独特的系统级解决方案，包括低功耗分析与指标驱动式验证。

我们在系统集成时面临的挑战需要我们不断改进我们的工具与方法。

Cadence 总是能满足我们的要求，并为我们提供了一个出色的验证计算平台，NVIDIA 研发总监Narendra Konda 表示。

Cadence Palladium XP 帮助我们比过去更好地设计、检验与集成我们的高级The Palladium XP 验证计算平台为开发者提供了其设计的高保真描绘(high-fidelity representation)，让他们能够迅速而有把握地找到并修复错误，从而得到更高质量的IP、子系统、SoC 和系统。

设计团队可以根据需要在可扩展的验证环境中将模拟与加速和仿真进行热交换(hot-swap)，这样可以加快验证过程，并且可以更早地测试嵌入式软件，并且评估不同IP 与系统架构的性能推断。

随着多核IP 平台的推出，ARM 与我们的客户面临着集成与运行复杂CPU 子系统与软件的新设计要求，ARM 设计技术全球总监John Goodenough 博士说。

与其上一代产品一样，Palladium XP 验证计算平台对于这些高级设计。

基于高端FPGA的IC验证平台的电源完整性(PI)分析
郭叙海
【期刊名称】《中国集成电路》
【年(卷),期】2007(16)8
【摘要】通用的FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)验证平台在运行不同的应用时,其瞬态电流需求是不同的.本文以基于Xilinx公司的Virtex-4系列千万门级的FPGA高端IC验证平台为例,采用Cadence PCB
PI(Power Integrity)分析软件,对多种地电平面、电容值、电容的放置位置、电容的类型等进行评估,然后通过修正电容数量和额定值,调整电容的布局以及封装等,达到符合要求的电源-地平面目标阻抗,从而将电源/地平面上的噪声降低到电源的要求范围内.本文提出的电源完整性分析方法,对其他类型的系统板级设计也有一定的指导意义.
【总页数】5页(P37-41)
【作者】郭叙海
【作者单位】芯原微电子(上海)有限公司系统部
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于EBD横璧的DDR MODULE与FPGA验证平台之间的SI分析方法 [J], 郭叙海
2.国家ICT发展水平对学生科学素养的影响——基于PISA 2018数据的分析 [J], 李波; 张滢; 熊震融; 罗汉阳
3.ICT素养对阅读能力的影响因素研究--基于PISA2015数据的分析 [J], 李俊娴
4.中国四省市学生ICT胜任力的表现及影响因素
——基于PISA 2015 ICT精熟度问卷数据的分析 [J], 宋晓娟
5.中国四省市学生ICT胜任力的表现及影响因素——基于PISA 2015 ICT精熟度问卷数据的分析 [J], 宋晓娟
因版权原因，仅展示原文概要，查看原文内容请购买。