8 半导体存储器和可编程逻辑器件

教学过程一、教学内容：
§8.1随机存取存储器（RAM）
根据功能只读存储器(ROM)
随机存取存储器（RAM）（又
称为读写存储器）
静态（STATIC RAM，简称SRAM）
动态RAM（Dynamic RAM,简称DRAM）
一、RAM的电路结构与工作原理
1. RAM存储单元
存储单元是存储器的最基本存储细胞，它可以存放一位二进制数据。

（1）静态RAM存储单元
静态RAM中存储单元的结构如8.1图。

虚线框中的存储单元为六管SRAM存储单元，其中
8.1 六管静态存储单元
T 1~T
4
构成一个基本RS触发器，用来存储1位二值数据。

T
5
与T
6
为本单元控制门，由
行选择线X
i 控制。

X
i
=1使T
5
T
6
导通，触发器与位线接通；X
i
=0，T
5
T
6
截止，触发器
与位线隔离。

T
7T
8
为一列存储单元公用控制门，用于控制位线与数据线的连接状态，
由列选择线Y
j 控制。

显然，X
i
=Y
j
=1时，T
5
~T
8
都导通，触发器的输出才与数据线接通，
该单元才能通过数据线传送数据。

因此，存储单元能够进行读/写操作的条件：
X i =Y
j
=1。

静态RAM的特点是，数据由触发器记忆，只要不断电，数据就能永久保存。

（2）动态RAM存储单元
静态RAM存储单元缺点：使用管子多，功耗大，集成度受到限制。

动态RAM存储数据的原理是基于MOS管栅极电容的电荷存储效应。

由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。

常见的动态RAM存储单元有三管和单管两种。

8.2 三管动态存储单元
8.2图为三管动态存储单元，存储单元是以MOS管T
2
及其栅极电容C为基础构成的，
数据存于栅极电容C中。

若电容C充有足够的电荷，使T
2
导通，这一状态为逻辑0，否则为逻辑1。

图中除了存储单元外，还画出了该列存储单元公用的写入刷新控制电路。

图8.2中行、列选择线X
i 、Y
j
均为高电平时，存储单元被选中；读/写控制信号
为高电平时进行读操作，低电平进行写操作；G
1
门输入端的小圆圈表示反相。

在进行读操作时，地址信号使门控管T
3导通，此时若C上充有电荷且使T
2
导通，则
读出数据为0；反之，T
2
截止，使“读”位线获得高电平，输出数据为1。

由图可
以看出，“读”位线信号分为两路，一路经T
5由D
o
输出，另一路经写入刷新控制电
路对存储单元刷新。

进行写操作时，为低电平（），此时G
2被封锁，由于Y
j
为高电平，
T 4导通，输出数据D
I
经T
4
并由写入刷新控制电路反相，再经T
1
写入到电容器C中。

这样，当输入数据为0时，电容充电；而输入数据为1时，电容放电。

除了读/写操作可以进行刷新外，刷新操作也可以通过只选通行选择线来实现。

例如，
当行选择线X
i 为高电平，且读有效时（=1），C上的数据经T
2`
T
3
到达
“读”位线，然后经写入刷新控制电路对存储单元刷新。

此时X
i
有效的整个一行存
储单元被刷新。

由于列选择线Y
无效，因此数据不被读出。

j
为了提高集成度,目前大容量动态RAM的存储单元普遍采用单管结构，其电路如8.3图。

8.3 单管动态存储单元
0或1数据存于电容C S中，T为门控制，通过控制T的导通与截止，可以把数据从存储单元送至位线上或者将位线上的数据写入到存储单元。

2.RAM的基本结构
一般而言，存储器由存储矩阵、地址译码器和输入/ 输出控制电路3部分组成，其结构如图8. 4所示，由此看出进出存储器有3类信号线，即地址线、数据线和控制线。

图8. 4 RAM电路的基本结构
（1）存储矩阵
存储器由许多存储单元组成，每个存储单元存放1位二值数据。

通常存储单元排列成矩阵形式。

存储器以字为单位组织内部结构，1个字含有若干个存储单元。

1个字中所含有的位数称为字长。

在实际应用中，常以字数和字长的乘积表示存储器的容量，存储器的容量越大，意味着存储器存储得数据越多。

（2）地址译码
通常RAM以字为单位进行数据的读出与写入（每次写入或读出一个字），为了区别各个不同的字，将存放同一个字的存储单元编为一组，并赋予一个号码，称为地址。

不同的字单元具有不同的地址，从而在进行读写操作时，可以按照地址选择欲访问（读写操作）的单元。

字单元也称为地址单元。

地址译码电路实现地址的选择。

在大容量的存储器中，通常采用双译码结构，即将输入地址分为行地址和列地址两部分，分别由行、列地址译码电路译码。

行、列地址译码电路的输出作为存储矩阵的行、列地址选择线，由它们共同确定欲选择的地址单元。

地址单元的个数N与
二进制地址码的位n满足关系式。

（3）输入/输出控制电路
图8. 6给出了一个简单的输入/输出控制电路。

在系统中为了便于控制，电路不仅有读/
写控制信号，还有片选控制信号CS。

当片选信号有效时，芯片被选中，可以进行读/写操作，否则芯片不工作。

片选信号仅解决芯片是否工作的问题，而芯片的读、写操作则由读/
写控制信号决定。

在图8.6中，当片选信号CS=1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作；而当CS=0时，
芯片被选通，根据读/写控制信号的高低，执行读或写操作。

当时，G5输出高电平，G3被打开，于是被选中的单元所存储的数据出现在I/O端，存储器执行读操作；反之，
时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据上，并被存入到所选中的存储单元，存储器执行写操作。

图8.6 输入/输出控制电路
3.RAM的操作与定时
为了保证存储器准确无误地工作，加到存储器的地址、数据和控制信号必须遵守几个时间边界条件。

下面以静态RAM为例加以说明。

图8.7给出了读出过程的定时关系。

读出过程操作如下：
图8.7 读操作时序图
（1）欲读出单元的地址加到存储器的地址输入端；
（2）加入有效的片选信号CS；
（3）在线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端。

（4）让片选信号CS无效，I/O端呈高阻状态，本次读出结束。

写操作的定时波形如图8.5所示。

写操作过程如下：
图8.5写操作时序图
（1）将欲写入单元的地址加到存储器的地址输入端；
（2）在片选信号CS端加上有效逻辑电平，使RAM工作；
（3）将待写入的数据加到数据输入端；
（4）在线上加入低电平，进入写工作状态；
（5）使片选信号无效，数据输入线回到高阻状态。

二、可编程逻辑器件（PLD）
一、 PLD的特点：结构灵活、性能优越、设计简单。

二、PLD的电路表示法：
1、连接方式：
1）组成：PLD电路由与门和或门阵列两种基本的门阵列组成。

2）结构图：
3）连接方式：A、硬线连接：硬线连接是固定连接，不可以编程改变；B、可编程“接通”单元：它依靠用户编程来实现“接通”连接；C、可编程“断开”单元（被编程擦除单元）：编程实现断开状态。

表
8.3.1 PLD
输入缓冲器真值表 输入 输出 A A Ā 0 1
0 1 1 0
2、PLD 的主要类型：1）PROM （可编程只读存储器）结构：固定连接的与或门阵列和可编程连接的或门阵列。

2）PLA （可编程逻辑阵列）结构：组合和时序电路。

3）PAL （可编程阵列逻辑）结构：可编程的与门阵列和固定连接的或门阵列。

4）GAL （通用阵列逻辑） 结构：一个与门阵列、一个或门阵列以及一个输出逻辑宏单元。

3、采用PLD 进行数字系统逻辑设计，不仅可以使逻辑功能的实现变得灵活方便，。