常用雷达视频信号处理算法在FPGA上的实现_邱军海
- 格式:pdf
- 大小:737.15 KB
- 文档页数:5
基于FPGA的雷达信号处理板设计与实现林琳【期刊名称】《现代电子技术》【年(卷),期】2014(000)011【摘要】Based on CPCI bus,a radar signal processing board was designed and implemented with FPGA,which can be used to accomplish the general functions for radar signal processing like DDC,pulse compression of large time-bandwidth pro-duct signals in time-domain and FFT. At last,DDC and the pulse compression of large time-bandwidth product signals in time-domain are realized according to the requirements of some radar signal processing systems. The test results prove the effective-ness of the system.%基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。
实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。
最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。
【总页数】6页(P51-56)【作者】林琳【作者单位】陕西职业技术学院计算机科学系,陕西西安 710100【正文语种】中文【中图分类】TN958.3-34【相关文献】1.基于TS201和FPGA的雷达信号处理运算板硬件设计 [J], 周正;李明2.基于FPGA的多功能雷达信号处理板硬件系统设计 [J], 杨建;邓志清;高峰3.基于EP2C8的FPGA教学实验板设计与实现 [J], 程飞龙;张秀娟4.基于FPGA的ARINC429总线嵌入式接口板的设计与实现 [J], 何焱;李睿5.基于FPGA的线性调频连续波雷达信号处理设计与实现 [J], 高星因版权原因,仅展示原文概要,查看原文内容请购买。
信息通信INFORMATION & COMMUNICATIONS2020年第1期(总第205期)2020(Sum. No 205)基于FPGA 的雷达信号采集及预处理电路设计裴静静',李佳宁'(1冲航工业西安航空计算技术研究所;2.陆军装备部航空军代局驻西安地区航空军代室,陕西西安710065)摘要:针对现代雷达对抗侦察技术的发展及需求,根据雷达信号处理的特点设计了一种基于FPGA 的雷达信号采集及预处理电路,文章对该电路中AD 采集调理电路、采样时钟电路、FPGA 供电电路以及AD 采集关键技术做了详细介绍。
该电路 实现了雷达信号的高精度采集,实时接收、存储以及信号快速处理,为雷达信号后续处理搭建了平台,具有良好的推广性。
关键词:雷达信号;FPGA ;AD 采集中图分类号:TN957.51文献标识码:A 文章编号:1673-1131( 2020 )01-0128-020引言在现代战争中雷达对抗是取得信息优势和军事优势的重 要手段和保证,是消灭敌人、完成任务、保存自己的必要武器。
雷达需要实现对抗必须通过信号处理来检测目标,并提取目标的各种有用信息,如距离、角度、运动速度、目标形状和和性质等,同时通过数据处理进一步完成雷达目标的点迹和航迹 处理,以及目标信息的显示和分发等。
现代雷达辐射源数量 多,分布密度大,脉冲重频高,信号交叠严重,想要在如此复杂的环境中迅速识别目标,实施打击对抗,就要求雷达侦察接收机和信号处理机具有对瞬时检测脉冲信号的快速检测、处理及识别能力,传统雷达信号处理机大都无法满足要求。
XC7K325T-2FFG900是XILINX 公司近几年新推出的一 款新型的28nmFPGA,该芯片具有足够多的通用IO 和高速串行接口用于连接外围电路,并有足够多的逻辑资源实现数据 传输和时序控制,与前几代FPGA 相比,器功耗降低了一半, 而性价比提高了2倍,适用于图像及雷达信号等大数据量处理。
基于FPGA模型化设计的雷达信号处理的实现的开题报告一、研究背景随着雷达技术的不断发展,航空、导航、军事等领域中的雷达应用不断增加。
雷达信号处理是指对由雷达接收到的信号进行处理并提取出目标的信息的过程。
传统的雷达信号处理通常采用数字信号处理器(DSP)进行实现,但随着FPGA(Field-Programmable Gate Array)技术的发展,FPGA可编程性强、并行处理能力强,能够满足雷达信号处理实时性与复杂度的要求。
因此,本文将通过基于FPGA模型化设计的方式实现雷达信号处理的模块,以提高雷达信号处理的效率和实时性,并为雷达信号处理的研究提供一定的参考。
二、研究内容1. 雷达信号处理实现原理的研究本章将归纳总结当前常见的雷达信号处理算法,介绍基于FPGA实现雷达信号处理的原理及其优缺点。
2. 基于FPGA的雷达信号处理模块设计本章将对FPGA的可编程特性进行详细阐述,同时设计实现一个可以处理雷达信号的FPGA模块,设计过程中将包括对模块进行优化与测试。
3. 性能评估与结果分析本章将通过实验对FPGA模块进行性能评估和分析,并对模块的效率及实用性进行探讨。
三、研究意义随着雷达技术的不断发展和应用范围的不断扩大,雷达信号处理成为了一个重要的研究领域。
本文将通过利用FPGA的高可编程特性,设计出一个实时性能和精度皆可获得提升的雷达信号处理模块,为雷达信号处理研究提供一定的参考和模板,具有重要的理论和实践应用意义。
四、预期成果本文预计能够设计出一个可以在FPGA上实现雷达信号处理的模块,能够实现雷达信号的处理、数据传输、抗干扰和输出目标信息等功能。
同时,对模块进行测试和性能评估,得到满足工程实践需求的结果和理论分析。
五、研究方法本文主要采用文献调研、理论分析和实验研究等方法,通过对雷达信号处理算法和FPGA技术的理论研究,完成雷达信号处理的模块设计和实现,同时进行性能评估和结果分析。
六、研究计划安排1. 工作内容(1)学习雷达信号处理的基本算法和FPGA技术的相关知识。
基于FPGA的数字信号处理技术在雷达信号处理中的应用雷达技术是一种实现远距离非接触检测的方法,通过发射和接收电磁波来探测目标物体的位置、速度、形状等参数,并能对这些参数进行处理,实现目标识别和跟踪。
由于雷达信号在传输过程中会受到各种干扰,因此需要对信号进行处理以提高信噪比和分辨率。
基于FPGA的数字信号处理技术在雷达信号处理中具有重要的应用,它可以提高信号处理的效率和精度。
1. FPGA的概述和特点FPGA是一种可编程的逻辑器件,具有高度的可编程性和可重构性。
它可以通过编程的方式实现不同的功能,包括数字信号处理、图像处理、通信协议等。
相比于ASIC芯片,FPGA具有更高的灵活性、更短的开发周期和更低的成本,因此越来越多的应用将FPGA作为处理核心。
2. FPGA在雷达信号处理中的应用雷达信号处理涉及到很多数字信号处理算法,包括滤波、FFT、相关和目标跟踪等。
这些算法需要对大量的采样数据进行处理和分析,因此需要高效的数字信号处理器。
FPGA具有并行处理能力和高速运算的特点,非常适合用于雷达信号的处理。
以滤波为例,通过在FPGA中实现数字滤波器,可以对雷达信号进行滤波处理,滤除噪声和杂波,提高信号的纯净度和可靠性。
同时,FPGA可以实现实时滤波和在线滤波,避免了离线处理的繁琐和延迟。
另外,FPGA还可以实现多通道滤波和自适应滤波等高级处理算法,提高滤波的效率和精度。
对于FFT算法,FPGA可以实现高速FFT计算,加快信号频谱分析的速度和精度。
FFT算法在雷达信号处理中广泛应用,可以实现目标检测和分类等功能。
通过在FPGA中实现FFT模块,可以大大提高FFT的运算速度和稳定性。
同时,FPGA 还可以实现多级FFT、变换解密和故障检测等增强功能,提高FFT算法的适应性和可扩展性。
相关算法是雷达信号处理中常用的一种算法,通过对雷达信号进行相关分析,可以实现信号的准确定位和跟踪。
FPGA可以实现复杂的相关算法,包括相干积、马赫菲函数和卡尔曼滤波等多种方法。
基于FPGA的雷达信号处理方法探究【摘要】作为雷达的关键组成部分,雷达信号处理系统对雷达精度起着关键性作用。
FPGA技术以其出色的优点,已经在雷达信号处理系统中得到越来越广泛的应用。
本文主要就基于FPGA的雷达信号处理方法进行探究。
【关键词】FPGA;DSP;雷达;信号处理一、引言经济发展以及军事技术现代化的不断推进对雷达技术提出了更高的要求。
目前超大规模集成电路等电子技术的迅速发展和微机计算速度的提升,特别是大规模可编程逻辑器件的不断进步,为雷达信号的处理带来了新的发展机遇。
目前不断提高的A/D转换速率对数字信号处理器提出了更高的处理速率要求,而传统的DSP已经无法满足这种超高速数据流的需要,因此FPGA应用就成为解决这一问题的主要方案。
二、雷达信号处理的主要技术及FPGA 的特点雷达的发射机可以把电磁波能量射向某一方向,这些电磁波如果遇到物体就会反射回来,雷达天线可以接收这些反射波并通过相关接收设备进行处理,以提取如距离、速度、方位和高度等相关信息。
目前,通用雷达的信号处理系统主要依靠以下的步骤来进行信号处理:雷达信号转换→信号处理→数据传输→目标显示与控制,这一系列处理过程中涉及到许多重要技术,例如:数据重采样、匹配滤波、恒虚警处理等,这些步骤需要高度复杂的FFT、FIR等运算完成,并且这些运算和步骤的实现都有极高的实时性要求。
上世纪数字逻辑电路的飞跃式发展使设计方法逐渐演变为采用可编程逻辑器件。
经过了连续不断的发展和进步,FPGA由可编程的只读存储器已经逐步发展成为可编程的片上系统并实现了多种技术的融合,技术上的进步不仅提高了芯片的性能,同时其工艺和规模也不断扩大,目前已经达到了百万以上的规模。
同时技术的进步还进一步提高了它的应用价值,FPGA设计灵活并且具有可移植性,这就使得现场编程成为可能。
因此FPGA在很多领域都已经得到了广泛的应用。
由于FPGA技术除了包含了查找表、多路复用器、寄存器和存储器以外,还拥有包括乘法器、加法器以及输入—输出处理等专用电路。
基于FPGA的雷达基准信号的数字中频模拟雷达技术在军事、航空航天、气象、海洋等领域具有广泛的应用。
雷达系统的性能取决于其信号处理的精度和速度。
为了提高雷达系统的性能,研究人员提出了一种基于FPGA的雷达基准信号的数字中频模拟方法。
传统的雷达系统中,基准信号是通过模拟电路生成的。
然而,模拟电路存在着精度低、稳定性差等问题。
为了解决这些问题,研究人员提出了一种基于FPGA的数字中频模拟方法。
该方法首先将雷达接收到的射频信号通过射频前端进行放大和滤波,然后将其转换为数字信号。
接下来,通过FPGA芯片对数字信号进行处理,生成与传统模拟电路相似的基准信号。
最后,通过数字信号处理模块将基准信号转换为中频信号,供后续信号处理模块进行进一步处理。
基于FPGA的数字中频模拟方法具有以下优点。
首先,由于FPGA芯片具有高度集成和可编程性的特点,可以实现复杂的信号处理算法,提高雷达系统的灵活性和性能。
其次,数字信号处理的精度高,可以减小由于模拟电路引起的误差,提高雷达系统的测量精度。
此外,FPGA芯片还具有较高的工作频率和处理速度,可以提高雷达系统的响应速度。
然而,基于FPGA的数字中频模拟方法也存在一些挑战。
首先,由于FPGA芯片的资源有限,需要对信号处理算法进行优化,以提高系统的性能。
其次,由于数字信号处理的复杂性,对硬件设计和算法实现的要求较高,需要具备较高的技术水平。
此外,FPGA芯片的功耗较高,需要进行功耗管理,以确保系统的稳定性和可靠性。
综上所述,基于FPGA的雷达基准信号的数字中频模拟方法具有重要的应用价值。
通过优化信号处理算法和硬件设计,可以提高雷达系统的性能和精度。
未来,随着FPGA技术的不断发展和完善,基于FPGA的数字中频模拟方法将在雷达技术领域发挥更大的作用。
相控阵雷达信号处理器的FPGA设计与实现摘要:随着相控阵雷达技术在军事和民用领域的广泛应用,相控阵雷达信号处理器的设计和实现变得越发重要。
本论文通过使用FPGA技术,针对相控阵雷达信号处理的需求,设计并实现了一种高效的信号处理器。
论文详细介绍了相控阵雷达的原理和信号处理算法。
结合FPGA的优势,提出了设计思路并进行了具体实施。
通过仿真实验和性能测试,验证了所设计的处理器的可行性和准确性。
实验结果表明,该信号处理器具有较快的速度和较低的功耗,能够满足相控阵雷达的实时性要求,具有很高的实用价值。
关键词:雷达信号处理器;相控阵雷达技术;军事引言随着相控阵雷达技术的快速发展和广泛应用,其信号处理器的设计和实现成为研究的重点。
本论文旨在通过利用FPGA技术,设计并实现一种高效的相控阵雷达信号处理器。
引言部分将介绍相控阵雷达技术的应用背景,并阐述本论文的目的和意义。
通过开展本研究,我们希望能为相控阵雷达信号处理领域提供一种可靠且具有较高性能的解决方案,从而推动相控阵雷达技术在军事和民用领域的进一步应用和发展。
1相控阵雷达原理与信号处理算法介绍相控阵雷达是一种通过阵列天线实现目标定位和跟踪的雷达系统。
其原理是利用多个阵列天线接收到目标散射的信号,并通过相位调控技术实现波束的定向和形状的变化。
相控阵雷达信号处理算法主要包括波束形成、目标检测与跟踪等关键步骤。
波束形成算法主要通过对接收信号进行加权叠加,实现波束的形成。
目标检测算法通过对波束形成后的信号进行特征提取和判断,确定是否存在目标。
目标跟踪算法则通过多时刻的目标位置估计,实现对目标的跟踪和运动预测。
这些算法的设计和实施对于相控阵雷达的性能和应用至关重要,能够提高雷达系统的目标探测和跟踪精度,为军事和民用领域提供更强大的支持。
2.FPGA技术与相控阵雷达信号处理器设计思路2.1FPGA技术的基本原理和特点FPGA(FieldProgrammableGateArray)是一种可编程逻辑器件,具有灵活性、可重构性和高并行处理能力。
雷达视频回波信号的实时采集、显示与存储系统宋杰;何友;唐小明;邱军海【期刊名称】《数据采集与处理》【年(卷),期】2006(021)001【摘要】介绍一种雷达视频回波信号的实时采集、显示与存储系统.该系统采用带有RAID适配卡的工控机作为采集主控设备,以普通微机显示器作为显示设备,利用多个IDE硬盘组成磁盘阵列作为存储设备.制作了一块基于FPGA的高速雷达信号采集PCI卡,以FPGA为采集的核心控制芯片,并在FPGA内部实现了32 bit/33 MHz的PCI接口逻辑.利用FPGA内部双口RAM的乒乓切换与缓冲区环行存储技术保证了连续采集.采用数据抽取、坐标查表映射和DirectDraw等技术在普通显示器上以P显方式进行实时全屏显示,同时可对局部区域以B显进行开窗放大显示.显示过程中可对任意区域设置采集方位和距离波门,将采集的数据实时存储在磁盘阵列上.该系统已成功用于舰载警戒搜索雷达的外场数据采集.【总页数】5页(P90-94)【作者】宋杰;何友;唐小明;邱军海【作者单位】海军航空工程学院信息融合技术研究所,烟台,264001;海军航空工程学院信息融合技术研究所,烟台,264001;海军航空工程学院信息融合技术研究所,烟台,264001;海军航空工程学院信息融合技术研究所,烟台,264001【正文语种】中文【中图分类】TP274【相关文献】1.雷达视频回波信号的高速采集与回放显示 [J], 汪涵;罗晓平;谢定富2.雷达视频回波信号实时采集、压缩转发装置 [J], 尹志勇;焦新泉;任勇峰3.六通道雷达视频回波信号实时采集系统的设计 [J], 孙英良;焦新泉;熊继军;尹志勇;陈倩4.导航雷达回波信号的实时采集与回放 [J], 孙尧;王立宁;卢志忠5.基于9223模块超宽带雷达回波信号实时采集系统的设计与实现 [J], 张延波;王忠民;徐文青;杨秀蔚因版权原因,仅展示原文概要,查看原文内容请购买。
基于FPGA+DSP的雷达信号处理模块设计【摘要】为了进一步提高雷达信号处理系统的实用性和稳定性,在雷达原始视频信号的处理、传输和存储的基础之上,FPGA与DSP通过最新的处理技术两者相结合,通过系统软件设计,降低设备成本以及降低功耗,同时解决传统雷达信号处理系统的问题。
【关键词】FPGA和DSP;雷达信号处理系统;数字信号护理;图像压缩引言现在为止传输录取视频的方法被交通系统广泛采用。
录取视频系统优点所在就是低的系统传输率已经降低系统设计成本。
然而不足之处也很突出,简化录取的视频回波形状,显示目标在杂波适应门限以上,录取视频系统的雷达信息会因为录取器的鼓掌而丢失。
利用最新、最快发展的FPGA和DSP芯片,融合得到高速雷达原始视频信号采集、处理系统,此设计性价比较好。
1.雷达信号处理机方案设计1.1 雷达信号处理的目的信号处理依靠机载雷达的占比越来越大,经过AD数据后以真空方式对数字脉压进行处理、转换和重排数据格式、加权降低频谱副瓣电平,根据滤波匹配或者相参积累(FFT或DFT )、一维或二维CFAR方式处理依照重复频率进行、点迹目标通过跟踪实测角等运算传送给数据处理机。
[1]空地方式下通过处理地图(如RBM和SAR)等相关图像成像,传送给线控处理机的是转换的坐标显示数据。
完成上述任务,充分满足系统实时性要求的信号处理模块为性能较高的DSP 芯片与基于百万门级可编程逻辑处理器件FPGA,通用化的信号处理模块是设计的基本指导思想,减少开发经费以及缩短研制机载雷达系统的周期,根据小同要求,为了方便用户使用可通过软件自行修改参数。
1.2 系统模块化设计方案系统功能模块如图1所示,主要包括信号处理所必须的脉冲压缩模块、为MTD模块作准备的数据重排模块、FIR滤波器组模块、求模模块、恒虚警处理模块和显示数据存储模、雷达同步信号和内部处理同步产生模块、自检数据产生模块以及小同测试点测试数据采样存储模块。
这些模块令系统功能更加丰富,方便研究者测试和观察信号处理各个功能模块的工作情况。
第21卷第6期海军航空工程学院学报V ol. 21 No.6 2006年11月 JOURNAL OF NA V AL AERONAUTICAL ENGINEERING INSTITUTE Nov. 2006收稿日期:2006-03-31 修回日期:2006-09-30基金项目:全国优秀博士学位论文作者专项基金资助项目(批准号:200237)作者简介:邱军海(1980−),男,硕士;关键(1968−),男,教授,博导,博士.海军航空工程学院学报 2006年第6期·638·FPGA采用的是Xilinx公司的100万门FPGA 芯片XC3S1000,其配置芯片为Xilinx公司的1Mbits 容量PROM芯片XC18V01,以主动串行方式对FPGA进行上电配置。
AD、DA分别为ADI公司12位高速模数转换芯片AD9432与14位高速数模转换芯片AD9764。
SRAM采用Cypress公司的256k×16bits SRAM芯片CY7C1041。
设计中利用FPGA实现32位/33MHz的PCI接口逻辑,进行实时信号采集和传输控制。
由于FPGA 具有层次化的存储器系统,其基本逻辑功能块可以配置成16×1,16×2或32×1的同步RAM,或16×1的双端口同步RAM,因此可以在FPGA内部配置高速双口RAM用来作为信号传输的数据缓冲器。
同时,为了节省FPGA的内部逻辑资源,在FPGA 外围配置了适当的SRAM用来存储数据。
在没有使用FPGA芯片进行信号处理时,电路板的体积很大(仅时序控制电路功能的电路板体积大约为320mm×200mm)[2],而且调试也非常不方便。
而使用FPGA芯片进行信号处理,只是充分利用了其作为大规模芯片的资源优势,采用硬件描述语言VHDL(Very High Speed Integrated Circuit (VHSIC) Hardware Description Language)进行编程,在FPGA芯片内部形成时序控制电路和信号处理电路。
电路板的体积也大大缩小了,并且FPGA支持在线可编程,因此调试也非常方便。
2 求模算法在FPGA上的实现在雷达信号处理系统中,求模运算是必不可少的电路。
在一些处理速度要求不高的系统中,求模算法通常由软件实现,而在处理速度要求较高的场合,就不得不采用硬件实现。
由于硬件电路本身固有的复杂性,无法实现求模算法,因此在雷达信号处理中常采用一种线性逼近的方法进行近似运算。
2.1 线性逼近的方法实现求模运算的基本原理一种线性逼近的方法为[4]:设TL=MAX{A,B},TS=MIN{A,B},则A、B 的模近似为MAX{(TL+1/8×TS),(27/32×TL+9/16×TS)}。
这种近似算法求模的精度小于1.9%。
线性逼近实现近似求模原理框图如图2所示。
图2 线性逼近求模原理框图2.2 基于FPGA技术的求模算法的具体实现由于硬件电路无法实现求模算法,在实现求模算法时常采用近似算法。
由于求模电路硬件实现本身固有的复杂性,以往采用中规模集成电路实现时,需要大量器件,不仅体积庞大、功耗较大、而且可靠性较低、精度也较差。
而随着FPGA技术的快速发展,采用FPGA技术可以很好地解决这个问题。
FPGA软件编程实现求模算法的原理图见图3。
图3 FPGA软件编程实现求模算法的原理图图3中的clk为系统主时钟,与晶振相连;count_dist为距离计数器,count_dist与clk为控制时序关系的主要系统变量;i、q为输入的I、Q两路的数据,系统的I、Q信号实时不断地输入到FPGA 中。
在每个时钟来临时,将输入的i、q数据信号量化后利用取绝对值模块分别对其求绝对值,然后利用比较器对两路信号求绝对值后的结果进行比较,结果较大者赋给tl,结果较小者赋给ts,将tl、ts 利用近似求模模块得出求模的结果。
因为在硬件描述语言中,数值的表示都是二进制的,因此在使用VHDL语言实现上述近似算法的关键在于分数乘法。
分数乘法可以通过分解成移位(错位)和加法来实现,即将27/32分解成为:1/32+1/16+1/4+1/2,9/16可以分解为1/16+1/2,采总第90期邱军海等:常用雷达视频信号处理算法在FPGA上的实现·639·用组合逻辑直接错位相加。
TL+1/8×TS利用VHDL语言描述。
可以表示为("0"&tl) + ts(15 downto 3);27/32×TL+9/16×TS利用VHDL语言描述可以表示为tss_ra<=("0"&tl(15 downto 1)) + ("00"&tl(15 downto 2));tss_rb<=("0000"&tl(15 downto 4)) + ("00000" & tl(15 downto 5));tss_rc<=tss_ra+tss_rb;tss_rd_r<=("0"&ts(15 downto 1)) +("0000" & ts(15 downto 4));为了防止溢出,tl需要向前扩展1位,为了减少误差,ts需要向后扩展4位。
3 视频积累算法在FPGA上的实现通常视频积累的工程实现有多种方法。
从时域上来说,视频积累是将连续N个重复周期同一距离单元的视频回波信号进行叠加,因此实现脉冲串积累离不开延迟线。
早期的延迟均采用模拟电路实现,虽然可以达到改善系统性能的要求,但模拟设备稳定性差,给实际使用带来一定困难,而采用FPGA 技术可以很好的解决这个问题。
在使用FPGA实现数字延迟线时,需要将前面N-1个周期的信号量化后存储起来,这样做需要较大的存储量和运算量[3]。
所以在实际工程中,常采用滑窗检测器来用于天线波束扫过目标时收到回波脉冲数N较少的场合,但是若N值仍然较大,则滑窗检测器仍需要有很大的存储量。
因此,在采用FPGA实现视频积累时,采用小滑窗检测器更适合于FPGA的特点。
小滑窗检测器[3,5]是一种窗孔长度L(累加的脉冲数为L)小于天线波束扫过目标时收到回波脉冲数N的检测器。
L一般比N小很多,例如N在10~20以上,而L取5~7。
小滑窗检测方法进行视频积累的原理框图如图4所示。
输出图4 小滑窗检测器的原理框图在本设计中,通过FPGA软件编程采用FPGA+ SRAM的方式来实现视频积累。
小滑窗检测器的延时主要通过将信号量化后存储在高速SRAM的方式完成。
FPGA软件编程实现视频积累的原理图如图5所示。
图5 FPGA软件编程实现视频积累的原理图图5中的clk为系统主时钟;count_dist为距离计数器;acc_en为视频积累的使能信号,acc_en为高电平时有效;count_dist、clk与acc_en为控制时序关系的主要系统变量;acc_data为求模后输入的非相参信号,系统的视频信号实时不断地输入到FPGA中。
FPGA通过时序控制将acc_data信号量化后为RAM_data信号;当RAM的读信号RAM_we为高电平时,RAM_data写入SRAM地址中,通过时序控制将前面L-1个周期的量化信号存储在高速SRAM中,待信号在SRAM中存满后,即RAM_rd 为高电平;RAM_we为低电平时,通过时序控制,将存入SRAM中的同一距离单元上的前L-1个信号读出,并与当前输入信号在FPGA中进行累加完成窗孔长度为L的小滑窗检测,从而实现对非相参视频信号的视频积累。
4 恒虚警检测算法在FPGA上的实现ML类CFAR检测器的各种算法的原理相类似,只是杂波功率水平估计Z有所不同,因此仅以GO-CFAR检测器[6,7]为例来介绍ML类CFAR检测器在FPGA芯片上实现的过程。
FPGA软件编程实现GO-CFAR检测器的原理框图如图6所示。
GO-CFAR检测器取相隔一个保护单元的前后两个长度为N的滑窗内的单元分别进行求和平均,选大后乘以门限因子作为检测阈值,最后将被检测单元与检测阈值相减作为恒虚警输出。
保护单元不参与背景估值,以防止被检测信号进入背景单元。
海 军 航 空 工 程 学 院 学 报 2006年 第6期·640·图6 FPGA 软件编程实现GO-CFAR 检测器的原理图GO-CFAR 检测器的实现通过FPGA 软件编程在FPGA 芯片中完成。
图6中的clk 为系统主时钟;count_dist 为距离计数器;cfar_en 为视频积累的使能信号,cfar_en 为高电平时有效;count_dist 、clk 与cfar_en 为控制时序关系的主要系统变量;cfar_in 为视频积累后输入的信号。
视频积累后的信号实时不断地输入到FPGA 中,这时需要将视频积累的信号幅度量化后存储起来。
通过时序控制将相隔一个保护单元的前、后N 个单元的量化信号存储在内部数据存储空间中。
存储后的信号经过延时进入检测单元,并利用软件编程对保护单元两侧的参考单元进行求和平均,然后将两次的求和平均的结果进行比较,选出较大值作为杂波功率水平估计Z 。
将Z 与输入的cfar_ threshold 信号即标称化因子T 相乘,从而产生检测阈值S=TZ ,最后通过编程对检测阈值S 与检测单元中的检测统计量D 相比较输出恒虚警的结果,从而实现对视频积累后信号的恒虚警检测。
5 仿真验证为了验证本文原理以及本系统的实现效果,我们可以首先模拟产生仅含有幅度信息的非相参视频信号(根据参数设置直接在FPGA 芯片中利用软件编程产生),对该模拟信号进行视频积累,然后经过恒虚警检测,经D/A 变换送给示波器显示。
仿真环境的设置如图7所示:图7 仿真环境的建立将编译综合后的BIT 文件下载到FPGA 芯片中进行系统联调,最后在示波器上查看仿真的结果。
图8为模拟的雷达相参视频信号在示波器上的截图,该信号的周期为700μs ,脉宽为7μs ,杂波为近似服从均值为0的均匀分布;图9为对该模拟信号进行求模处理后在示波器上的截图;图10为对该模拟信号进行五脉冲积累后在示波器上的截图;图11为对积累后的信号进行GO-CFAR 检测后在示波器上的截图。
从仿真的结果可看出,利用本系统实现的几种雷达视频信号处理的算法取得了比较理想的效果。
图8 模拟产生的雷达相参视频信号图9 经过求模以后的观察结果总第90期邱军海等:常用雷达视频信号处理算法在FPGA上的实现·641·图10 经过视频积累后的观察结果图11 经过GO-CFAR检测后的效果6 结束语本文着重介绍了利用FPGA芯片实现的常用雷达视频信号处理的几种算法。