【CN110113029A】一种FIR抽取滤波器的数据处理方法【专利】

专利名称：一种FIR数字滤波器直接型实现方法及实现装置专利类型：发明专利
发明人：彭克武,卢莹莹,杨知行,符剑,王劲涛,潘长勇
申请号：CN200810101448.7
申请日：20080306
公开号：CN101242168A
公开日：
20080813
专利内容由知识产权出版社提供
摘要：一种FIR数字滤波器直接型实现方法及实现装置，属于数字信号处理领域。

按以下流程步骤进行操作：初始化，并得到输入信号的不同延时；固定系数乘积转换，将输入信号延时与固定滤波器系数的乘积转换为合积或简积；将没有相似项的合积按合积分解原则进行分解；将相似合积按部分乘积合并原则两两相加；将简积按部分乘积合并原则两两相加；重复上述步骤的合积分解、合积合并和简积合并实现滤波器的加权求和运算；根据精度和增益要求，对最后一个简积进行增益调整和位截取得到滤波器的最终输出。

本方法及实现装置充分利用了滤波器加权求和的中间结果(即部分乘积)的相似和相同特性，节省了实现加权求和运算的加法器个数和位宽，节省硬件实现中的组合逻辑资源和寄存器资源。

申请人：清华大学
地址：100084 北京市海淀区清华园1号
国籍：CN
代理机构：北京三高永信知识产权代理有限责任公司
代理人：何文彬
更多信息请下载全文后查看。

专利名称：一种FIR滤波方法及滤波器专利类型：发明专利
发明人：蒋朱成
申请号：CN201910511708.6
申请日：20190613
公开号：CN110247642A
公开日：
20190917
专利内容由知识产权出版社提供
摘要：本发明实施例公开了一种FIR滤波方法及滤波器，所述方法包括：将FIR滤波器的抽头系数划分为至少两个子抽头系数组；将输入数据用至少两个子抽头系数组的有限冲激响应序列进行滤波处理，滤波输出作为第一输出，其中，至少两个子抽头系数组按照倒序的方式排列；对第一输出进行并串转换，得到第二输出；对第二输出从基准样点序列开始，按照设定的样点间隔抽取设定数量的样点进行累加输出，将累加输出作为FIR滤波器的输出，其中，基准样点序列为第一抽头系数组的滤波输出样点序列。

本发明实施例通过上述方法使得FIR滤波器的移位寄存器单元的数量得以大大减少，从而降低了硬件资源的使用数量。

申请人：江苏卓胜微电子股份有限公司
地址：214000 江苏省无锡市滨湖区建筑西路777号A3幢11层
国籍：CN
代理机构：北京品源专利代理有限公司
代理人：孟金喆
更多信息请下载全文后查看。

专利名称：一种浮点数FIR数字滤波器及其设计方法专利类型：发明专利
发明人：马春光,陈元,鄢然,周逸,吕洪光,罗勇
申请号：CN202010899954.6
申请日：20200831
公开号：CN112039495A
公开日：
20201204
专利内容由知识产权出版社提供
摘要：本发明公开了一种浮点数FIR数字滤波器及其设计方法，属于高压脉冲电源系统中数字信号处理技术领域。

该滤波器包括待滤波数据存储模块、滤波器系数存储模块、浮点数转换模块、先进先出存储器模块、存储器控制模块、第一随机存储器、第二随机存储器、浮点数乘累加模块。

能够实现基于浮点数运算的FIR数字滤波器，使其滤波结果精度能够达到MATLAB计算的理论值的精度，相比传统的定点数滤波器引入量化误差大大减小，同时能够对在高压脉冲电源系统中采集到的收到高频干扰的信号进行低通滤波，为后续对信号的监测分析奠定基础。

申请人：电子科技大学
地址：611731 四川省成都市高新区(西区)西源大道2006号
国籍：CN
代理机构：电子科技大学专利中心
代理人：邓黎
更多信息请下载全文后查看。

专利名称：基于概率计算和近似处理的FIR滤波方法及滤波器专利类型：发明专利
发明人：祝雨彬,韩凯宁,胡剑浩
申请号：CN202210139081.8
申请日：20220215
公开号：CN114513193A
公开日：
20220517
专利内容由知识产权出版社提供
摘要：本发明公开了基于概率计算和近似处理的FIR滤波方法及滤波器，涉及通信技术领域和数字信号处理领域，其技术方案要点是：包括预处理模块、寄存器组、比特流生成模块、比特流计算模块、概率取最大值模块、后向转换模块、减法器模块和指数运算模块。

利用概率计算和近似计算的方法，能够将原本复杂的乘加操作用门级电路和逻辑实现，有效地解决硬件复杂度高的问题，并且由于结构简单，电路的关键路径较短，使得可以提高系统时钟频率追求更高速度或者降低电压追求更低的功耗，让FIR滤波器的应用范围可以进一步扩展。

申请人：电子科技大学
地址：610000 四川省成都市高新区(西区)西源大道2006号
国籍：CN
更多信息请下载全文后查看。

一种高速FIR数字滤波器的计算方法
贾君霞
【期刊名称】《工业加热》
【年(卷),期】2010(039)002
【摘要】提出了一种针对有限长单位脉冲响应(FIR)滤波器响应的算法,该算法以实信号的处理为例,对实信号快速卷积的传统算法进行了改进,传统的快速卷积算法在每一段卷积后得到N个点的输出结果,而改进算法可在进行相同长度的段卷积后同时得到2N个点的输出结果,并保持了和传统算法相同的延时.仿真结果表明,该算法能有效保证系统的实时性.
【总页数】2页(P14-15)
【作者】贾君霞
【作者单位】兰州交通大学,电子与信息工程学院,甘肃兰州,730070
【正文语种】中文
【中图分类】TN911.7
【相关文献】
1.基于FPGA的高速高阶FIR数字滤波器的设计 [J], 胡安民;鲁少轲;邢玉鹏;李瑞;王宇
2.一种高速FIR数字滤波器的VLSI设计与实现 [J], 朱华贵
3.一种高速FIR数字滤波器的实现方法 [J], 王超;沈伯弘
4.基于FPGA的高速FIR数字滤波器设计的改进方法 [J], 赵岸;颜毅华;陈林杰;刘
东浩;王威;陈志军
5.一种高速FIR数字滤波器的VLSI设计与实现 [J], 朱华贵; 赵爽
因版权原因，仅展示原文概要，查看原文内容请购买。