下载文档原格式
微机原理复习1．微型计算机结构（3总线结构：地址总线、数据总线、控制总线）有16根数据线和20根地址,8086可寻址的内存地址空间达220，即1MB； 8086可寻址的I/O地址空间达216，即64KB；2．8086内部组成，BIU和EU的功能及各自的组成，熟知相应寄存器、功能部件在哪个接口部件中。
EU负责指令的执行；算术逻辑单元（ALU），可完成8位或16位操作数进行算术或逻辑运算； 8个16位通用寄存器（AX、BX、CX、DX、SI、DI、SP和BP）；标志寄存器；BIU负责CPU与存储器、I/O设备之间的数据传送。
◆4个16位段寄存器（DS、CS、ES、SS）； 8086中有4个16位段寄存器，它们是：CS（代码段寄存器）、DS（数据段寄存器）、SS（堆栈段寄存器）和ES（附加段寄存器）◆指令指针寄存器（IP）；指令指针寄存器IP提供下一条要取出的指令所在存储单元的16位偏移地址。
◆20位的地址加法器；8086CPU采用段地址、段内偏移地址两级存储器寻址方式，由一个20位地址加法器根据16位段地址和16位段内偏移地址计算出20位的物理地址PA（Physical Address）。
其计算方法是：将CPU中的16位段寄存器内容左移4位（×16）与16位的逻辑地址（又称偏移地址）在地址加法器内相加，得到所寻址单元的20位物理地址。
▪物理地址 = 段地址×10H＋偏移地址假设（CS）=FE00H，（IP）=0400H，那么下一条要取出的指令所在内存单元的20位物理地址PA=FE00H×10H+0400H=FE400H。
3．8086的寄存器结构寄存器是CPU内部用来存放地址、数据和状态标志的部件,8086有14个16位寄存器和8个8位寄存器数据寄存器AX、BX、CX、DX指针和变址寄存器SP、BP、SI、DI标志寄存器FRFR是一个16位的寄存器。
9个位用作标志位：◆状态标志位有6个，控制标志位有3个CF:进位标志：指令执行后，如果运算结果在最高位上产生了一个进位或借位，则CF＝1；否则，CF＝0。
《计算机组成原理》唐朔飞第⼆版_笔记第1章概论1，计算机系统的软硬件概念1）硬件：计算机的实体部分，它由看得见摸得着的各种电⼦元器件，各类光、电、机设备的实物组成，如主机、外部设备等。
2）软件：由⼈们事先编制的具有各类特殊功能的程序组成，分为系统软件和应⽤软件。
①系统软件⼜称为系统程序，主要⽤来管理整个计算机系统，监视服务，使系统资源得到合理的调度，⾼效运⾏。
它包括：标准程序库、语⾔处理程序（编译程序）、操作系统、、服务程序（如诊断、调试、连接程序）、数据库管理系统、⽹络软件等。
②应⽤软件⼜称应⽤程序，它是⽤户根据任务需要所编制的各种程序，如科学计算程序、数据处理程序、过程控制程序、实物管理程序。
2、计算机系统的层次结构：1）硬联逻辑级：第零级是硬联逻辑级，这是计算机的内核，由门，触发器等逻辑电路组成。
2）微程序级：第⼀级是微程序级。
这级的机器语⾔是微指令集，程序员⽤微指令编写的微程序，⼀般是直接由硬件执⾏的。
3）传统机器级：第⼆级是传统机器级，这级的机器语⾔是该机的指令集，程序员⽤机器指令编写的程序可以由微程序进⾏解释。
操作4）系统级：第三级是操作系统级，从操作系统的基本功能来看，⼀⽅⾯它要直接管理传统机器中的软硬件资源，另⼀⽅⾯它⼜是传统机器的延伸。
5）汇编语⾔级：第四级是汇编语⾔级，这级的机器语⾔是汇编语⾔，完成汇编语⾔翻译的程序叫做汇编程序。
6）⾼级语⾔级：第五级是⾼级语⾔级，这级的机器语⾔就是各种⾼级语⾔，通常⽤编译程序来完成⾼级语⾔翻译的⼯作。
7）应⽤语⾔级：第六级是应⽤语⾔级，这⼀级是为了使计算机满⾜某种⽤途⽽专门设计的，因此这⼀级语⾔就是各种⾯向问题的应⽤语⾔。
把计算机系统按功能分为多级层次结构，就是有利于正确理解计算机系统的⼯作过程，明确软件，硬件在计算机系统中的地位和作⽤。
3、计算机组成和计算机体系结构1）计算机体系结构：是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性。
第3章系统总线1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？P41答：总线是连接多个部件共享的信息传输线，是各部件共享的传输介质。
总线传输的特点是：某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
2.总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用,是单向的，还是双向的，他们与机器字长、存储字长、存储单元有何关系？答：总线的分类：（1）按数据传送方式分：并行传输总线和串行传输总线；（2）按总线的使用范围分：计算机总线、测控总线、网络通信总线等；（3）按连接部件分：片内总线、系统总线和通信总线。
系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
按系统总线传输信息不同，可分为3类：数据总线、地址总线和控制总线。
（1）数据总线：数据总线是用来传输个功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关，一般为8位、16位或32位。
（2）地址总线：地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，是单向的，地址线的位数与存储单元的个数有关，如地址线有20根，则对应的存储单元个数为220。
（3）控制总线：控制总线是用来发出各种控制信号的传输线，其传输是单向的。
3.常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。
答：总线结构通常有单总线结构和多总线结构。
（1）单总线结构是将CPU、主存、I/O设备都挂在一组总线上，允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
这种4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
微机原理与接口技术习题参考答案3-13章..习题3.1 什么是总线？总线是如何分类的？答：总线，是一组能为多个功能部件服务的公共信息传送线路，是计算机各部件之间的传送数据、地址和控制信息的公共通路，它能分时地发送与接收各部件的信息。
按照总线系统的层次结构，可以把总线分为片内总线、系统总线、局部总线和外设总线。
3.2 举例说明有哪些常见的系统总线与外设总线。
答：常见的系统总线有：ISA总线、PCI总线、PCI Express总线。
常见的外设总线有：RS-232串行总线、IEEE1394串行总线、USB串行总线。
3.3 ISA总线的主要特点是什么？答：ISA总线的主要特点是：（1）总线支持力强，支持64KB的I/O地址空间、24位存储器地址空间、8/16位数据存取、15级硬件中断、7个DMA通道等。
（2）16位ISA总线是一种多主控（Multi Master）总线，可通过系统总线扩充槽中的MAST ER的信号线实现。
除CPU外，DMA控制器、刷新控制器和带处理器的智能接口卡都可以成为ISA总线的主控设备。
（3）支持8种类型的总线周期，分别为8/16位的存储器读周期、8/16位的存储器写周期、8/16位的I/O读周期、8/16位的I/O写周期、中断请求和中断响应周期、DMA周期、存储器刷新周期和总线仲裁周期。
3.4 PCI总线的主要特点是什么？答：PCI总线的特点概述如下：(1) 线性突发传输：PCI支持突发的数据传输模式，满足了新型处理器高速缓冲存储器（Cache）与内存之间的读写速度要求。
线性突发传输能够更有效地运用总线的带宽去传输数据，以减少不必要的寻址操作。
(2) 多总线主控：PCI总线不同于ISA总线，其地址总线和数据总线是分时复用的。
这样减少了接插件的管脚数，便于实现突发数据的传输。
数据传输时，一个PCI设备作为主控设备，而另一个PCI设备作为从设备。
总线上所有时序的产生与控制，都是由主控设备发起的。
第3章习题参考答案之巴公井开创作1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K 8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采取半导体存储器，其地址码为26位，若使用4M×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片 (3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片，共有4个内存条，故CPU 选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K×8位的DRAM 芯片构成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS，CPU 在1μS 内至少要访问一次。
试问采取哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K×8位的DRAM 芯片构成64K×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0D7、D8D15、D16D23和D24D31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。
