下载文档原格式
第五章5-1选择题1、6264芯片是（B）（A）EEPROM （B）RAM（C）FLASH ROM （D）EPROM2、用MCS-51用串行扩展并行I/O口时，串行接口工作方式选择（A）（A）方式0 （B）方式1 （C）方式2 （D）方式33、使用8255可以扩展出的I/O口线是（B）（A）16根（B）24根（C）22根（D）32根4、当8031外出扩程序存储器8KB时，需使用EPROM 2716（C）（A）2片（B）3片（C）4片（D）5片5、某种存储器芯片是8KB*4/片，那么它的地址线根线是（C）（A）11根（B）12根（C）13根（D）14根6、MCS-51外扩ROM，RAM和I/O口时，它的数据总线是（A）（A）P0 （B）P1 （C）P2 （D）P37、当使用快速外部设备时，最好使用的输入/输出方式是（C）（A）中断（B）条件传送（C）DMA （D）无条件传送8、MCS-51的中断源全部编程为同级时，优先级最高的是（D）（A）INT1 （B）TI （C）串行接口（D）INT09、MCS-51的并行I/O口信息有两种读取方法：一种是读引脚，还有一种是（A）（A）读锁存器具（B）读数据库（C）读A累加器具（D）读CPU 10、MCS-51的并行I/O口读-改-写操作，是针对该口的（D）（A）引脚（B）片选信号（C）地址线（D）内部锁存器5-2判断题1、MCS-51外扩I/O口与外RAM是统一编址的。
（对）2、使用8751且EA=1时，仍可外扩64KB的程序存储器。
（错）60KB3、8155的复位引脚可与89C51的复位引脚直接相连。
（对）4、片内RAM与外部设备统一编址时，需要专门的输入/输出指令。
（错）统一编址的特点正是无需专门的输入输出指令。
5、8031片内有程序存储器和数据存储器。
（错）无程序存储器6、EPROM的地址线为11条时，能访问的存储空间有4K。
（错）2K.7、8255A内部有3个8位并行口,即A口，B口，C口。
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
5.1 RAM和ROM的主要特点和区别是什么？【解答：】ROM (只读性存储器)的特点足在一般情况下，ROM屮的信息只能读出不能写入，ROM 屮的内客是非易失性的，掉电后信息也不会丢失。
RAM (随机存储器)的特点是K•内容在工作时既可以读出也可以随时写入，但是其中的内容是易失性的，棹电后信息会丢失。
5.2术语“非易失性存储器”足什么意思？PROM和EPROM分别代表什么意思？【解答：】“非易失性存储器”是指掉电后信息不会丢失。
PROM是可编程ROM, EPROM可擦除可编程ROM。
5.3何谓静态RAM?何谓动态RAM?他们的特点各足什么？【解答：】以双稳态电路作力基本存储申.元來保存信息的RAM称力静态RAM (SRAM),其特点是：只要不断电，信息不会丢失；访问速度快，但集成度较低，一般用于Cache采用SRAM。
以晶体管栅极电界的充放电来存储二进制信息的RAM称为动态RAM，其特点足：电界上的电荷会随吋间而泄露，因此DRAM需耍定吋刷新；DRAM集成度较高，因此行列地址线复用，一般闪存采用DRAM构成。
5.4较大容量的RAM为什么总是采用矩阵形式？【解答：】这种形式便于采用双译码结构，地址线分为行、列W部分，分开译码，可以极大的减少地址译码器的输出线，简化电路。
5.5下列RAM芯片各需要多少个地址引脚？(1)16Kxlb (2) lKx4b (3) 2Kx8b【解答：】分別是log216K = 14，log2lK 二10，log22K = ll 根5.6设有一个具有14位地址和8位字长的存储器，fuj:(1)该存储器能存储多少字节的信息？(2)如果存储器由IKxlb静态RAM芯片组成，需多少芯片？(3)需要多少位地址作芯片选择？(4)改用4Kx4b的芯八，试凼出与总线连接框图。
【解答：】(1)注意问的是：能存储多少字节已知存储器具冇14位地址，且8位字长，所以是214字节，即16K字节(16KB)。
微机原理第五章练习题及解一:单项选择题●80286在保护虚地址模式下,虚拟空间为( D 。
A:1MB B:2MB C:4MB D:16MB●80486DX和80386相比,内部增加的功能部件是( C 。
A:分段部件、分页部件B:预取部件、译码部件C:Cache、浮点运算部件D:执行部件、总线接口部件●虚拟存储器是为了使用户可运行比主存容量大得多的程序,它要在硬件之间进行信息动态调度,这种调度是由( D 来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬●在各种辅存中,除去( D 外,大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘●硬盘是一种外设,而软盘驱动器属于( C 。
A:软盘B:CD-ROM C:磁带D:硬盘●常用的虚拟存储器寻址系统由( A 两级存储器组成。
A:主存——外存B:Cache——主存C:Cache——主存D:Cache——Cache●高速缓存Cache的存取速度( C 。
A:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢D:比主存慢、比内部寄存器慢●在PC机中,CPU访问各类存储器的频率由高到低为( A 。
A:高速缓存、主存、硬盘、磁带B:主存、硬盘、磁带、高速缓存C:硬盘、主存、磁带、高速缓存D:硬盘、高速缓存、主存、磁带●下列说法中正确的是( D 。
A:EPROM是不能改写的B:EPROM可以改写,所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器●目标程序中将逻辑地址转换成物理地址称为( B 。
A:存储分配B:地址重定位C:地址保护D:程序移动●高速缓冲存储器Cache的作用是( D 。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲●若256KB的SRAM有8条数据线,则它有( B 地址线。
A:8条B:18条C:20条D:256条●Cache存储器一般采用SRAM,而内存条由( D 组成。
判断题1．EPROM是指可擦除可编程随机读写存储器。
2．在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。
输入时，准备好表示已满；输出时，准备好表示已空。
3．无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。
4．I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
5．查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。
6．连接CPU和外设的接口电路中必须要有状态端口。
7．总线是专门用于完成数据传送的一组信号线。
8．I/O接口的基本功能之一是完成数据的缓冲。
9．要实现微机与慢速外设间的数据传送，只能利用查询方式完成。
1) Y 2 ) Y3) Y4) Y 5) Y6) X 7) X 8)Y9) X1．单片8259A最多可接8个中断源。
2.在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。
3.同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。
(不要求）4.利用8259A对外中断进行管理时，只能管理8个中断源。
5.在中断接口电路中，由中断请求寄存器来保存外设的中断请求信号。
6.8259A送给CPU的中断请求信号是通过INT发出的。
1Y 2X 3X 4X 5Y 6Y填空题1、在微机系统中，端口编址方式一般有___________和___________两种方式。
2、微机系统与外设间的信息交换方式有————、————、————和————.3.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（）片。
4．为保证动态RAM中的内容不消失，需要进行( ) 操作。
5．构成64K*8的存储系统，需8K*1的芯片( )片。
1、统一编址，独立编址2、无条件，查询，中断，DMA3、324、定时刷新5、646、8086和8088的地址总线有（）根，能寻址（）MB的存储器空间。
7.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( ) ；从奇地址按字节读时，进入数据总线的( )。
第2章2.14, 2.27, 2.40, 2.46, 2.49,2.52第5章5.10, 5.14, 5.17,第6章6.2, 6.10, 6.12, 6.14第7章7.9, 7.11第10章10.4, 10.5第2章2.9(1) 读操作占一次总线周期（4个时钟+1个时钟的等待周期）共5个时钟周期每个时钟周期=1/4MHz=0.25us，所以共需要0.25us*5=1.25us(2) 复位至少需要4个时钟周期，4*0.25us=1us复位后内部除CS=FFFFH外，其它寄存器清0。
第一条指令的地址FFFF0H2.10 T1：地址锁存T2：地址撤销，准备数据T3：数据稳定到总线上T4：读写总线上的数据READY2.14（1）数据段首地址DS*16=01500H，堆栈段首地址=SS*16=02500H，所以数据段中存放信息不能与堆栈段重合，故数据段末地址=0250H-1=024FFH即数据段范围：01500H~024FFH，4K字节（2）堆栈段末地址=SS*16+SP=02500H+1200H=03700H大小为1200H字节=4608字节，可存放16位的字4608/2=2304个（3）代码段由于下限没有其它限制，故最大64KB首地址=06400H，末地址=06400H+64KB-1=06400H+FFFFH=163FFH所以代码段地址范围：06400H~163FFH（4）11F4H。
现在SP=0300H，则原来SP+12=0300H+0CH=030CH注：数的表示范围仅与内部通用寄存器的位数（字长）有关，与外部数据线条数无关。
2.46（1）G=0：段界以字节为单位地址范围：089C0000H~089C003FH大小为3FH+1=40H=64，可容纳64/2=32个汉字（2）G=1：段界以4K字节为单位LIMIT = Limit×4K + 0FFFH= 0003FH×4K +0FFFH = 40H×4K - 1段大小= LIMIT + 1 = 40H×4K = 40000H段的末地址= 089C0000H + 40000H – 1 = 089FFFFFH注：书上P.64例题的结果为0048FFFFH。
微机原理与接口技术（楼顺天第二版）习题解答第5章总线及其形成5.1 微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。
5.2 微处理器级总线经过形成电路之后形成了系统级总线。
5.3 答：总线是计算机系统中模块（或子系统）之间传输数据、地址与控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。
采用标准化总线的优点是：①简化软、硬件设计。
②简化系统结构。
③易于系统扩展。
④便于系统更新。
⑤便于调试与维修。
5.4 答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总线与通信总线。
5.5 答：RESET为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即：（CS）=0FFFFH，（IP）=0000H。
5.6 8086CPU复用的引脚有AD15~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
8088CPU复用的引脚有AD7~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
5.7 答：设置引脚复用主要是可以减少引脚数量。
CPU通过分时复用解决地址线与数据线的复用问题。
ALE为地址锁存使能信号在总线周期的T1周期有效，BHE为高8位数据线允许，在T1周期有效，需要锁存器锁存，在需要使用高8位数据线时使用。
5.8 答：高阻态可做开路理解。
可以把它看作输出（输入）电阻非常大。
5.9 答：RESET（Reset）：复位信号，输入，高电平有效。
CPU 收到复位信号后，停止现行操作，并初始化段寄存器DS、SS、ES，标志寄存器PSW，指令指针IP与指令队列，而使CS=FFFFH。
RESET信号至少保持4个时钟周期以上的高电平，当它变成低电平时，CPU执行重启动过程，8086/8088将从地址FFFF0H开始执行指令。
微机原理与接口技术习题课后习题参考答案(含部分详解)第一章（p20）1、参考答案：冯•诺伊曼计算机的设计思想（EDVAC方案：存储程序通用电子计算机方案）：①计算机分为计算器、控制器、存储器、输入和输出装置五个部分；②计算机内采用二进制；③将程序存储在计算机内，简称“程序存储”。
其中第三点是冯•诺依曼计算机设计的精华，所以人们又把冯•诺依曼原理叫做程序存储原理，即程序由指令组成并和数据一起存放在存储器中，机器则按程序指定的逻辑顺序把指令从存储器中读出来并逐条执行，从而自动完成程序描述的处理工作。
冯•诺伊曼计算机主要以运算器和控制器为中心，结构框图如下图所示。
2、参考答案：微处理器就是中央处理器CPU，是计算机的核心，单独的CPU不能构成计算机系统；微型计算机由微处理器、主存储器、I/O接口（注意：不是I/O设备）组成；而微型计算机系统除了包括微型计算机外，还有系统软件（即操作系统）、应用软件、外存储器和I/O设备等。
微型计算机系统结构如下图所示。
3、答案略，见p6～74、答案略，见图2，或教材图1-35、答案略，见p12~136、参考答案：由于8086微处理器的地址总线的宽度为20位，所以它可寻址220＝1M字节的存储空间；而PentiumII微处理器的地址总线的宽度为36位，所以它可寻址236=64G字节的存储空间。
7、参考答案：①PCI(Peripheral Component Interconnect:外围设备互联)，是Intel公司1992年发布486微处理器时推出的32/64位标准总线，数据传输速率位132MB/s，适用于Pentium 微型计算机。
PCI总线是同步且独立于微处理器的具有即插即用(PNP:Plug and play，所谓即插即用，是指当板卡插入系统时，系统会自动对板卡所需资源进行分配，如基地址、中断号等，并自动寻找相应的驱动程序）的特性.PCI总线允许任何微处理器通过桥接口连接到PCI 总线上。
第五章练习题及答案一、填空题1、常见的片选控制方法有____________________________________。
线选法,全译码法,部分译码法2、磁带是______存储器。
顺序存储3、为保证动态RAM中的内容的不消失，需要进行__________操作。
刷新4、全部存储系统分为四级,即寄存器组,____________,内存,外存。
高速缓冲存储器5、DRAM靠_______存储信息，所以需要定期_____。
电容刷新6、虚拟存储器由__________两级存储器组成。
主存-辅存7、存储器是计算机系统的记忆设备，它主要用来______。
存储数据和指令8、8086CPU的物理地址是指实际的20位主存单元地址,每个存储单元对应唯一的物理地址,其范围是_________________。
00000H～FFFFFH二、选择题1、RAM是随机存储器,它分为( )两种。
A、ROM和SRAMB、DRAM和SRAMC、ROM和DRAMD、ROM和CD-ROMB2、从存储器中读出或向存储器中写入一个信息所需要的时间称为( )。
A、等待时间B、存取周期C、查找时间D、寄存器B3、在计算机的专业用语中,ROM表示( )。
A、外存储器B、内存储器C、只读存储器D、随机存储器C4、在下列存储器中，若按记录密度从低到高的顺序播列，应为( )。
A、软盘、硬盘、光盘、磁带B、磁带、硬盘、软盘、光盘C、磁带、软盎、硬盘、光盘D、硬盘、软盘、磁带、光盘C5、某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是（）。
A、0-4MBB、0-2MBC、0-2MD、0-1MBC6、下列因素中，与Cache命中率无关的是（）。
A、主存的存取时间B、快的大小C、Cache的组织方式D、cache 的容量A7、计算机的存储器采用分级存储体系的主要目的是（）。
A、便于读写数据B、减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾D8、磁盘存储器的数据存取速度与下列哪一组性能参数有关?( )。
A、平均等待时间，磁盘旋转速度，数据传输速串B、平均寻道时间，平均等待时间，数据传输速串C、数据传输速率，磁盘存储密度，平均等待时间D、磁盘存储器容量，数据传输速率，平均等持时间B9、某微型计算机系统，其操作系统保存在软磁盘上，其内存储器应该采用（）A、RAMB、ROMC、RAM和ROMD、CCDC10、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。
A、DRAMB、SRAMC、FLASHD、EPROMA11、在虚拟存储器中，当程序正在执行时，（）完成地址映射。
A、程序员B、编译器C、装入程序D、操作系统D12、常用的虚拟存储寻址系统由( )两级存储踞组成。
A、主存-外存B、Cache-主存C、Cache-外存D、Cache-CacheA13、现行奔腾机的主扳上都带有Cache存储器，这个Cache存储器是( )。
A、硬盘与主存之间的缓存B、软盘与主存之间的缓存C、CPU与视频设备之间的缓存D、CPU与主存储器之间的缓存D三、简答题1、半导体随机存储器RAM与只读存储器ROM有何区别?它们各有哪几种类型?答案：随机存储器RAM中的任何存储单元都能随时读写,即存取操作与时间,存储单元物理位置顺序无关,一旦掉电,所存信息丢失.常见类型有静态RAM(SRAM)和动态RAM(DRAM)等.ROM是一种只读存储器,其内容一经写入,在工作过程中就只能读出不能重写,即使掉电,信息也不会丢失.常见类型有掩模ROM,PROM,EPROM,EEPROM等2、试说明线选法和全译码法二种片选控制方法的优缺点.答案：线选取法除将低位地址线直接接片内地址外,剩下的高位地址线,分别作为各个存储器芯片的片选控制信号,寻址时只允许一位有效,否则不能保证每次只选中一个芯片.线选法的优点是连接简单,无需专门译码电路,缺点是地址不连续,有重叠区,浪费地址空间,适于简单存储系统构造。
全译码法除了将低位地址总线直接连至各芯片的地址线外,将余下的高位地址总线全部译码,译码输出作为各芯片的片选信号.这种方法可以提供对全部存储空间的寻址能力,且每一存储单元有唯一地址对应.即使不需要全部存储空间,多余的译码输出可闲空,便于需要时扩充。
.3、一个微机系统中通常有哪几级存储器?它们各起什么作用?性能上有什么特点?答案：在32位微处理器和微型机中,为了加快运行速度,普遍在CPU与常规主存储器之间增设了一级或两级高速小容量存储器,称之为高速缓冲存储器(Cache),高速缓冲存储器的存取速度比主存储器要快一个数量级,大体与CPU的处理速度相当.有了它以后,CPU在对一条指讼或一个操作数寻址时,首先要看所需数据是否在高速缓存器中.若在,就立即送给CPU;否则,就要作一常规的存储器访问,同时将所取的指令和数据复制到高速缓存器中.前者称为"命中”，后者称为"未命中"。
4、虚拟存储器有那些特点？答案：虚拟存储器有两大特点：第一，允许用户用比主存空间大得多的空间来访问主存。
第二，每次访存都要进行虚实地址的转换。
5、、计算机的内存有什么特点?内存由哪两部分组成?外存一般是指哪些设备?外存有什么特点?答案：计算机的内存一般存储容量小,存取速度快,目前多采用半导体器件组成.通常有动态RAM和静态RAM 两部分组成.常把软磁盘和硬磁盘,磁带等作为外存设备.最近光存储器的应用也越来越广泛.储存容量大,速度低,必须配备专门的读/写控制设备.四、应用题1、现有SDRAM芯片若干，芯片的容量为512*4，欲组成一16K*8的静态存储器，试问:(1)共需要多少芯片？(2)画出存储器结构的连接图。
答案：(1)共需的RAM芯片组数为:(16K*8)/(512*8)=32,芯片数为:32*2=64(2)存储器结构:由于单片容量为512*4,故片内地址为P1=1BN=9;总容量为16K*8,所占用的地址线为P2=1B16K=14:片选地址P=P2-P1=5.可画出存储器结构如图。
2、如图1所示用8片2114构成的4K*8的存储器,与8位的处理器相连,2114为1024*4位的静态RAM 芯片。
图1试求(1)每一组芯片组的地址范围,地址线数目.(2)4KB RAM的寻址范围.(3)存储器有没有重叠区?答案：(1)由于2114SRAM芯片的容量为1024*4,若组成1024*8的存储器所需芯片数为2片,故芯片组的寻址范围为1024字节;占用地址线数目为10根.那为A0~A9.(2)范围是:[1]0000H~03FFH,[2]4000H~43FFH,[3]8000H~83FFH,[4]C000H~C3FFH.(3)由于4KB RAM的存储区不连续,故无重叠区.3、实现端口2E0H的输入/输出译码答案（1）列出真值表2E0H = 0010 1110 0000 BA 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 01 0 1 1 1 0 0 0 0 0（2）输入信号中逻辑“1”的信号有A9 A7 A6 A5输入信号中逻辑“0”的信号有A8 A4 A3 A2 A1 A0（3）选择4输入“与非”门实现4个输入同时为“1” 则输出为“0”选择6输入“或”门实现6个输入同时为“0” 输出成为“0” 最后将二者在组合起来（4）与M/IO、RD、 WR组合完成I/O端口的读写译码4、试实现IO端口2F0H～2F3H 2F4H～2F7H 2F8H～2FBH 2FCH～2FFH共4组IO端口地址的译码答案：（1）列出真值表A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 I O 地址1 0 1 1 1 1 0 0 x x 2F0～2F3H 1 0 1 1 1 1 0 1 x x 2F4～2F7H 1 0 1 1 1 1 1 0 x x 2F8～2FBH １ 0 1 1 1 1 1 1 x x 2FC ～2FFH （2) A1A0不必参加译码A4A3A2可作为3-8译码器输入A9A7～A5相“与” （3）选4输入“与”门接入74LS138的G1， A8直接接G25、写出图2中Y0——Y7的地址范围。
图2答案：?6、按图3的连接方法，该接口芯片一共有几个端口？每个端口的地址分别是多少？图3答案：分析过程：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0Y 2A BC 74LS138 A3 A4 A5G 1 & A6 A7 G 2B&IOR IOW某接口片 CS A 0 A 1A 0 A 1G 2A A8 A9 ≥300H 301H 302H 303H 304H 305H 306H 307H0 0 1 1 0 1 0 ×0 00 11 01 1共4个端口地址是：D0H——D3H或D4H——D7H。
