_鉴相器(PD)

锁相环基本原理一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，Ud = Kd (θi –θo) U F = Ud F （s ）θiθo图1鉴相器（PD ）鉴相器用来鉴别输入信号Ui 与输出信号Uo 之间的相位差 ，并输出误差电压Ud 。

Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO ）的控制电压Uc 。

Uc 作用于压控振荡器的结果是把它的输出振荡频率f 。

拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。

维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。

20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。

60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。

具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。

构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。

异或门的逻辑真值表示于表1，图2是逻辑符号图。

表1 图2从表1可知，如果输入端A 和B 分别送 2π入占空比为50%的信号波形，则当两者存在相位差∆θ时，输出端F 的波形的 占空比与∆θ有关，见图3。

将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与∆θ有关，这样，我们就可以利用异或门来进行相位到电压 ∆θ的转换，构成相位检出电路。

于是经积 图3F O o U K dtd =θVPD LP F VC O Ui Uo ABF __F = A B + A B F B A分器积分后的平均值（直流分量）为：UU = Vdd * ∆θ/ π(1) Vcc不同的∆θ，有不同的直流分量Vd。

∆θ与V的关系可用图4来描述。

从图中可知，两者呈简单线形关1/2Vcc系：Ud = Kd *∆θ(2)1/2ππ∆θKd 为鉴相灵敏度图。

1 1 请简述锁相环的基本构成与工作原理请简述锁相环的基本构成与工作原理请简述锁相环的基本构成与工作原理，，各主要部件的作用各主要部件的作用。

答：相环由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。

锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。

锁相环可用来实现输出和输入两个信号之间的相位同步。

当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。

这时，压控振荡器按其固有频率fv 进行自由振荡。

当有频率为fr 的参考信号输入时，Ur 和Uv 同时加到鉴相器进行鉴相。

如果fr 和fv 相差不大，鉴相器对Ur 和Uv 进行鉴相的结果，输出一个与Ur 和Uv 的相位差成正比的误差电压Ud，再经过环路滤波器滤去Ud 中的高频成分，输出一个控制电压Uc，Uc 将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fr，环路锁定。

环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。

这时我们就称环路已被锁定。

⑴鉴相环(或相位比较器,记为PD 或PC)：是完成相位比较的单元，用来比较输入信号和基准信号的之间的相位。

它的输出电压正比于两个输入信号之相位差。

⑵低通滤波器(LPF)：是个线性电路，其作用是滤除鉴相器输出电压中的高频分量，起平滑滤波的作用。

通常由电阻、电容或电感等组成，有时也包含运算放大器。

⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。

在PLL（锁相环）中，压控振荡器实际上是把控制电压转换为相位。

锁相环一、实验原理许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。

锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成框图如图1所示。

)t图1 锁相环基本原理框图图1所示的是锁相环基本原理框图。

锁相环路是一种反馈控制电路，简称锁相环（PLL）。

锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u d(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u c(t)，对振荡器输出信号的频率实施控制。

锁相环法载波提取:当u i(t)为固定频率正弦信号（θi(t)为常数）时，在环路的作用下，VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号、环路对VCO无控制作用是VCO的振荡频率)，变化到输入信号频率ωi，此时θo(t)也是一个常数，u d(t)、u c(t)都为直流。

称此为环路的锁定状态。

定义△ω=ω-ωo为环路固有的频率差，△ωp表示环路的捕捉带，△ωh表示环路的同步带，模拟锁相环中△ωp<△ωh。

当|△ωo|<△ωp时，环路可以进入锁定状态；当|△ωo|<△ωh时，环路也可以保持锁定状态；当|△ωo|>△ωp时，环路不能进入锁定状态，环路锁定后若△ωo发生变化使|△ωo|>△ωh，环路也不能保持锁定状态。

这两种情况下，环路都将处于失锁状态。

失锁状态下u d(t)是一个上下不对称的差拍电压，当|△ωi|>△ωo时，是u d(t)上宽下窄的差拍电压；反之，u d(t)是一个下宽上窄的差拍电压。

PLL,VCO技术经验总结锁相环通常由鉴相器（P D,Pha se Dete cto r）、环路滤波器（L F,Lo op Filte r）和压控振荡器（VCO,Voltag e Cont rolled O scillato r）三部分组成。

目前常用锁相环有整数分频和小数分频两种。

衡量锁相环性能的主要指标包括输出频率、跳频范围、跳频步进、锁定时间、相位噪声、杂散、频率稳定度和频率准确度等。

在设计PLL时，需要考虑方面很多，下面总结一些PLL设计的实际工程经验，方便PLL设计者参考。

（1）输出频率和跳频范围主要决定于VCO和鉴相器。

（2）环路外相位噪声主要决定于VCO。

（3）PLL的环路内相噪声可以根据以下公式估算：参考相噪+20lg N（N为倍频次数）。

（4）PLL的鉴相泄露杂散主要靠环路滤波器来抑制（5）PLL的电源要处理的很赶紧，否则会引起电源调制杂散，而落在环路内的电源调六、制杂散很难滤除（6）PLL的参考、鉴相、环路、V CO各模块之间要有良好的屏蔽和隔离，以防止电磁串扰和辐射产生的杂散（7）PLL环路在振动和高低温下容易产生杂散，这主要是由于参考晶体振荡下产生的相位抖动产生的杂散和温度变化导致的参考晶体以及环路带宽等的变化。

对于振荡杂散和高低温杂散我们要对参考晶体做减振处理以及PLL环路中选择温度特性高的元件。

（8）PLL的输出频率稳定度等于参考的频率稳定度（9）PLL的输出频率准确度等于N*参考频率准确度（N为倍频次数）（10）对于整数分频：跳频步进=鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。

（11）对于小数分频：跳频步进≤鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。

（12）根据经验环路滤波器相位裕量在时，锁定时间和过冲都可以设计的最小。

小于的相裕会产生过度的过冲和振铃，而大于则会导致一个过阻尼的环路，环路就会慢慢爬行到锁定。

第1章 锁相环路的基本工作原理一、锁相环的基本组成及原理PLL 由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成的,基本构成如图，了解这三个基本部件的功能及数学模型，在此基础上完成环路动态方程模型的建立。

应理解θ1(t)与θ2(t)是以VCO 的自由振荡角频率w0为参考频率进行相位比较。

具体说明参见教材P2。

1、鉴相器鉴相器是一个相位比较装置,用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。

输出的误差信号ud(t)是相差θe(t)的函数,即鉴相特性f ［θe(t)］可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。

常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型,如图所示。

鉴相器的输出电压：2、环路滤波器环路滤波器具有低通特性,它可以起到低通滤波器的作用,更重要的是它对环()sin ()d d e u t U t θ=路参数（如环路稳定性、环路单边噪声带宽、环路捕获时间等）调整起着决定性的作用。

环路滤波器是一个线性电路,在时域分析中可用一个传输算子F(p)来表示,其中p(≡d ／dt)是微分算子；在频域分析中可用传递函数F(s)表示,其中s(a+j Ω)是复频率；若用s=j Ω代入F(s)就得到它的频率响应F(j Ω)。

主要了解RC 积分滤波器、无源比例积分滤波器及有源比例积分滤波器这三类环路滤波器的电路形式及传输函数。

a 、 R C 积分滤波器：式中τ1=RC 是时间常数,这是这种滤波器唯一可调的参数。

滤波器的频率特 性b 、无源比例积分滤波器式中τ1=(R1+R2)C ；τ2=R2C 。

这是两个独立的可调参数,其频率响应为c 、有源比例积分滤波器式中τ1=(R1+AR1+R2)C ；τ2=R2C ；A 是运算放大器无反馈时的电压增益。

若A 很大则有不考虑负号的影响，因为负号表示，鉴相器工作在鉴相器特性曲线斜率为负的那一段。

所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL表示。

锁相环路是由鉴相器(简称 PD)、环路滤波器（简称 LPF或LF）和压控振荡器（简称 VCO）三个部件组成闭合系统。

这是一个基本环路，其各种形式均由它变化而来PLL概念设环路输入信号v i= V im sin(ωi t+φi)环路输出信号v o= V om sin(ωo t+φo)——其中ωo=ωr+△ωo通过相位反馈控制，最终使相位保持同步，实现了受控频率准确跟踪基准信号频率的自动控制系统称为锁相环路。

PLL构成由鉴相器（PD）环路滤波器（LPF）压控振荡器（VCO）组成的环路。

PLL原理从捕捉过程→锁定A.捕捉过程（是失锁的）a.φi┈φi均是随时间变化的，经相位比较产生误差相位φe=φi-φo,也是变化的。

b.φe(t)由鉴相器产生误差电压v d(t)=f(φe)完成相位误差—电压的变换作用。

v d(t)为交流电压。

c. vd(t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由VCO产生控制角频差△ω0,使ω0随ωi变化。

B.锁定（即相位稳定）a.一旦锁定φe(t)=φe∞（很小常数）v d(t)= V d（直流电压）b.ω0≡ωi输出频率恒等于输入频率（无角频差，同时控制角频差为最大△ω0max, 即ω0=ωr＋△ω0max。

ωr为VCO固有振荡角频率。

）锁相基本方程和相位模型（时域）★★各部件相位模型★鉴相器(PD)相位模型⊙数学模式v d(t)=A D sinφe(t)⊙相位模式★环路滤波器(LPF)相位模式⊙数学模式v c(t)=A F(P)v d(t)⊙相位模式★压控振荡器(VCO)相位模式⊙数学模式⊙相位模式★★环路相位模型★相位模式：指锁相环(PLL)输入相位和输出相位的反馈调节关系。

★相位模型：把鉴相器,环路滤波器和压控振荡器三个部件的相位模型依次级联起来就构成锁相相位模型。

1锁相环的基本原理1.1 锁相环的基本构成锁相环路（PLL）是一个闭环的跟踪系统，它能够跟踪输入信号的相位和频率。

确切地讲，锁相环是一个使用输出信号（由振荡器产生的）与参考信号或者输入信号在频率和相位上同步的电路。

在同步（通常称为锁定）状态，振荡器输出信号和参考信号之间的相位差为零，或者保持常数。

如果出现相位误差，一种控制机理作用到振荡器上，使得相位误差再次减小到最小。

在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位，因而我们称之为锁相环。

锁相环在无线电技术的许多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛的应用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。

锁相环通常由鉴相器（PD），环路滤波器（LF）和压控振荡器（VCO）三个基本部件组成。

如图1-1所示：VCOLFPD图1-1 锁相环的基本构成在PLL中，PD是一个相位比较器，比较基准信号（输入信号）（t）与输出信号（t）之间的相位偏差，并由此产生误差信号；LF是一个低通滤波器，用来滤除中的高频成分，起滤波平滑作用，以保证环路稳定和改善环路跟踪性能，最终输出控制电压；VCO是一个电压/频率变换装置，产生本地振荡频率，其振荡频率受控制，产生频率偏移，从而跟踪输入信号的频率。

整个锁相环路根据输入信号与本地振荡信号之间的相位误差对本地振荡信号的相位进行连续不断的反馈调节，从而达到使本地振荡信号相位跟踪输入信号相位的目的。

1.1.1 鉴相器鉴相器是一个相位比较器，比较两个输入信号的相位，产生误差相位，并转换为误差电压。

鉴相器有多种类型，如模拟乘法器型、取样保持型、边沿触发数字型等，其特性也可以是多种多样的，有正弦特性、三角特性、锯齿特性等，作为原理分析，通常使用正弦特性的鉴相器，理由是正弦理论比较成熟，分析简单方便，实际上各种鉴相特性当信噪比降低时，都趋向于正弦特性。

常用的正弦鉴相器可以用模拟乘法器与低通滤波器的串接作为模型，如图1-2所示。

全数字锁相环的设计及分析1 引言锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入锁定状态(或同步状态)后，震荡器的输出信号与系统输入信号之间相差为零，或者保持为常数。

传统的锁相环各个部件都是由模拟电路实现的，一般包括鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三个环路基本部件。

随着数字技术的发展，全数字锁相环ADPLL(AllDigital Phase-Locked Loop)逐步发展起来。

所谓全数字锁相环，就是环路部件全部数字化，采用数字鉴相器、数字环路滤波器、数控振荡器构成锁相环路，并且系统中的信号全是数字信号。

与传统的模拟电路实现的锁相环相比，由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点，从而具备可靠性高、工作稳定、调节方便等优点。

全数字锁相环的环路带宽和中心频率编程可调，易于构建高阶锁相环，并且应用在数字系统中时，不需A／D及D／A转换。

在调制解调、频率合成、FM立体声解码、图像处理等各个方面得到广泛的应用。

随着电子设计自动化(EDA)技术的发展，可以采用大规模可编程逻辑器件(如CPLD或FPGA)和VHDL语言来设计专用芯片ASIC和数字系统。

本文完成了全数字锁相环的设计，而且可以把整个系统嵌入SoC，构成片内锁相环。

2全数字锁相环的体系结构和工作原理74XX297 是出现最早，应用最为广泛的一款全数字锁相环，在本文中以该芯片为参考进行设计、分析。

ADPLL基本结构如图1所示，主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器4部分构成。

K变模计数器和脉冲加减电路的时钟分别为Mfc和2Nfc。

这里fc是环路中心频率，一般情况下M和N都是2的整数幂。

2.1 鉴相器常用的鉴相器有两种类型：异或门(XOR)鉴相器和边沿控制鉴相器(ECPD)。

异或门鉴相器比较输入信号Fin相位和输出信号Fout相位之间的相位差θe，并输出误差信号Se作为K变模可逆计数器的计数方向信号。

PLL :Phase Locked Loop 锁相环•锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，•锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位锁相环中的鉴相器又称为相位比较器它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。

锁相环可用来实现输出和输入两个信号之间的相位同步•锁相环可用来实现输出和输入两个信号之间的相位同步。

•锁相环处于锁定状态时，鉴相器的两输入端一定是两个频率完全一样但有一定相位差的信号，如果他们的频率不通，则在压控振荡器的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器的两输入信号频率完全一样。

号使压控振荡器的振荡频率发生变化最终使鉴相器的两输入信号频率完全样另一种表示:另种表示:另一种表示PD鉴相器•异或门相位比较器要求两个做比较的信号占空比为50%，输出波形F与Δθ有关，用异或门来实现相位到电压的装换，经过积分器积分的输出为Δθ与V成简单线性关系–简化后得到Kd称为鉴相灵敏度–鉴相器输出电压与两个比较信号相位之间的关系•边缘触发鉴相器，比较两输入信号的上跳边缘或下跳边缘，来对边缘触发鉴相器较两输入信号的跳边缘或下跳边缘来对信号进行鉴相无源比例积分滤波器•RC积分型滤波器对于足够高的频率,φ趋于90°,其输出电压似与输电分例近似与输入电压积分成比例,所以称作RC积分型滤波器。

•通常电容C取1～10μF,电阻R1通常电容C取110μF,电阻R1比R2大10～100倍。

•RC比例积分型滤波器在高频范围内，输入、输出电压关系保持一个固定的比例常数※例:有源RC比例积分滤波器•A(S)中负号可以不要考F虑,因极性问题锁相环路会自动得到调整。