数字电路课程设计--数字时钟

数字电路课程设计--数字时钟

《数字时钟》技术报告

概要

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！

一、系统结构。

（1）功能。

此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。

（2）系统框图。

译码器译码器译码器

时计数分计数秒计

校时电路

振荡器分频器

系统方框图

（3）系统组成。

1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。

2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。

3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。

4.译码器：选用BCD锁存译码器4511，接受74LS90来的信

1.的拨动产生高低信号从而对时、分处的计数器起到调数作用。

图2-3 校时模块图

图3-3 74LS03功能图

2.计数器：通过74LS90来计数，由14接脚INPUT为秒脉冲信号输入端，从而使输出端到CD4511上产生10进制数，这里相互之间的74LS90的连接能相应的产生60进制和24进制数，由个位到十位是当各位控制的74LS90输出到8、9是Qd变为H，又从9到0是Qd变为低，从而使十位74LS90的14接口输入由H到L进一位（图2-5和图2-7）。关于24进制和60进制的控制是由74LS08控制的，如图2-5所示