采用DDS频率合成的虚拟信号发生器研究

第20卷 第3期2007年3月传感技术学报CHINESE JO URNAL OF S ENSO RS AND ACTU ATORSVol.20 No.3Mar.2007Research on Virtual Signal Generator Based on DDS Frequency Synthesizer *WAN G Dan,L I P ing *,WE N Yu mei,ZH EN M ingColle ge of Optoele ctronic Eng in.and T he K ey L ab of Op toelec tr onic T ec hn.and S y stem of the Ed ucation M inistr y ,Ch ong qing Univ .,Ch ong qing 400030,ChinaAbstract:Based on the principle of DDS frequency synthesis,this paper introduces a virtur e signal g enera to r w hich g enerates gener ates w av eform data w ith so ftw are calculation on the v irtual instrument platform and outputs sig nals by PC DAQ w ith many advantag es,such as high and changeable frequency resolution,short frequency transition time and the pure spectr um.T he difference o f the virtual and traditional signal generator about output spectrum is com pared.At last,the performance parameter of the signal g enerato r and the ex periment results are given.T he virtual sig nal generator has been used as sig nal resource o f pie zoelectric parameter measurement system.Key words:direct digital frequency sy nthesizer;virtual instrument;spectrum analyse;DAC erro r EEACC :7230采用DDS 频率合成的虚拟信号发生器研究*王 丹,李 平*,文玉梅,郑 敏(重庆大学光电工程学院、光电技术及系统教育部重点实验室,重庆400030)基金项目:国家自然科学基金资助(50278098)收稿日期:2006 04 04 修改日期:2006 04 04摘 要:根据直接数字频率合成(DDS)原理,结合虚拟仪器平台提供的丰富软硬件资源,利用软件分段计算产生波形数据,通过数据采集卡(P C D AQ )输出,输出信号频率分辨率高;频率跳变速度快;频谱纯度高.文中分析了虚拟信号发生器的各项性能指标,比较了其输出频谱与传统DDS 输出的差异,最后给出了实验结果.该信号发生器已成功用作虚拟压电参数测量系统中的信号源.关键词:直接数字频率合成;虚拟仪器;频谱分析;DA C 误差中图分类号:TP212 文献标识码:A 文章编号:1004 1699(2007)03 0586 06 1971年,美国学者J.T ierney 等人,首次提出了以全数字技术,从相位概念出发直接合成所需波形的方法,即直接数字频率合成(DDS,Di rect Digital Sy nthesis)[1].传统的直接频率合成器体积大、硬件成本高;锁相环路法频率分辨率低、频率跳变速度慢,而DDS 具有频率分辨率高、频率转换时间短、输出相位连续、可产生宽带正交信号和其它各种调制信号等优点[2].DDS 系统中最核心部分是波形相位到幅度转换部分,该部分限制了系统的最大运行速度,也耗用了其极大部分的功率.目前相位到幅度的转换方法主要有三类:①基于ROM 查询表,利用三角函数和三角恒等式的象限对称性,只储存周期的波形,从而压缩波表中的数据[3 5],该方法虽然能实现一定的数据压缩,但在高频率分辨率的要求下,仍需占用比较大的内存,同时生成的波形在一周期内有一定的相位差;②计算方法,从数字相位出发计算正弦幅值,其中泰勒级数[6]和CORDIC 算法[7]是该方法的两个代表,由于有大量的算法,系统硬件构造比较复杂;③初值假设及校正方法,先用数字硬件产生初始估计值,然后采用直线逼近[8]、双折线逼近[9]、抛物线逼近[10]或切比雪夫多项式逼近[11]等方法,对实际值和估计值之差进行校正,但两者之间仍存在一定的误差.由于DDS 内部DAC 和波形存储器(ROM )工作速度的限制以及采用的全数字结构,使得DDS 输出信号的频带范围有限,输出杂散大.本文基于DDS 频率合成原理,结合虚拟仪器平台提供的丰富软、硬件资源,利用软件计算方法分段产生波形数据,大大减小了波表的容量,通过与计算机相连的数据采集卡(PC DAQ )输出信号,可以克服其它频率合成方法的缺点,比之传统的用专门硬件实现的DDS 更灵活、方便,同时大大降低了输出杂散.1 基本原理DDS 的基本原理是从相位的概念出发进行频率合成,通过给出信号在不同幅度下的相位得到随相位变化的信号.其工作原理框图如图1所示.图1 DDS 工作原理相位累加器由N 位加法器与N 位累加寄存器级联而成.每来一个时钟脉冲f c ,加法器将频率控制字k 与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加.相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS 输出的信号频率[12].用相位累加器输出的数据作为波形存储器的相位取样地址,这样就可把储存在波形存储器内的波形取样值通过查表,完成相位到幅度的转换.波形存储器的输出送到D/A 转换器,将数字波形幅值转换成所需合成频率的模拟信号,再经一低通滤波器输出.由DDS 的数学模型可知,DDS 的输出频率满足:f =k 2Nf c(1)当k =1时,DDS 为最小频率输出,则其最小频率分辨率可达:f =12Nfc(2)因此最小输出频率与相位累加器的字长N 和时钟脉冲fc有关,改变频率控制字k 可实现输出信号频率的变化.2 基于虚拟仪器的DDS 技术实现2.1 虚拟信号发生器的硬件构成在通用计算机平台上增加模拟信号输入、输出硬件就构成虚拟仪器平台.在虚拟仪器中,用软件产生波形数据并通过硬件输出,实现信号发生器的功能.虚拟信号发生器构成如图2所示.图2 虚拟DDS 信号发生器图2中虚线所示为数据采集卡的输出部分.计算机的CPU 和内存分别替代传统DDS 器件中的相码累加器和波形存储器,软件控制计算机生成各种形式的数字波形数据,先存放在计算机内存中,再经总线接口输出到数据采集卡缓存中,然后DAC 将缓存中的数据逐个读出,并以一定的时钟频率转换为模拟信号供I/O 口输出.低通滤波器用于平滑信号,滤除不需要的取样分量,输出频谱纯净的信号.由于数据采集卡通过缓存与计算机相连,波形数据可通过计算机的部分内存和数据采集卡的缓存结合存储,在频率不改变的情况下重复输出,减少了计算机与PC DAQ 之间的数据传输,使得信号发生器占用计算机系统的资源消耗大大降低.2.2 信号源的软件实现传统的DDS 频率合成,是先在波形存储器中存储波形幅值,再利用相位地址在波表中查表的方式输出波形,每个相位点对应的波形值单点输出,波形产生的时间由DDS 器件的时钟周期决定.在虚拟仪器中的频率合成实现,是通过在计算机内存中利用软件直接计算生成一段波形数据,再发送到数据采集卡的缓存中,并连续读取输出,克服了传统DDS 外围计算电路复杂的缺点,也避免了常规计算方法中利用波形对称性,只产生周期波形数据,由离散取值造成的一个周期中出现的相位差.波形数据产生原理如下:图3原始正弦信号图3为一频率为f 0的原始正弦信号,以采样率f c 对其采样,一个周期内的采样点数N =f cf 0,相587第3期王 丹,李 平等:采用DDS 频率合成的虚拟信号发生器研究邻采样点之间的时间间隔为1f c,原始正弦信号频率可表示为:f 0=f c N(3)再以采样率f cn 对其离散信号下采样,得到实际输出信号的频率为:f =n N fc(4)n 为下采样时的取样间隔,相当于传统DDS 中的频率控制字k.当时n =1,最小输出频率f =1Nfc在采样率fc一定的情况下与N 有关,输出频率越小,N 越大,产生所有点数据需占用极大的内存,信号产生的速度也极慢.因此实验中将一个周期的N 点波形数据下分为m 小段,每次产生N /m 点数据输出后,再产生下一段数据,一个周期的数据产生完后循环读取.这样占用计算机的内存小,m 可根据N 的值实际调节,从而得到期望的频率分辨率.用软件实现输出的正弦信号可表示为:x (t)=A sin(2 f t)=A sin(2 n N f c if c(5)其中:A 为输出正弦信号的幅值,i 为指针变量,在0~N m 间变化.通过改变n 的值,可以得到不同的输出频率.在信号生成的过程中,计算机需耗用一定的机时和内存,可通过DAC0和DAC1两模拟通道同时输出相同的波形,和单通道模拟输出相比,输出速度一致.而从事多线程操作时,在虚拟仪器平台上构建两个信号发生器,一个产生正弦波,一个产生方波,由于DACFIFO 不能分区,可通过数据采集卡的两个DAC 端口分时输出.软件实现流程图如图4所示.图4 程序流程图3 虚拟信号发生器性能分析3.1 频率分辨率波形发生器输出信号的频率是离散的,当n =1时,可得两个相邻频率点之间的间隔,即频率分辨率为:f =f c N(6)通过改变N 和更新时钟f c ,可得到所需要求的频率分辨率.图5为分辨率设为0.001H z 时,频率以分辨率递增,从0.001~0.01H z 的变化图.图5 频率以分辨率递增变化图3.2 频率跳变时间频率跳变时间是信号由一个频率点跳变到另一个频率点所需要的过渡时间.计算机生成的数字波形数据,在频率跳变前的最后一个样本点与跳变后的第一个样本点,是连续存储.所以这两个样本点经D/A 转换输出的时间间隔就是DAC 输出信号的频率跳变时间,即PC DAQ 系统中DAC 的时钟周期t =T c =1f c(7)本文所用数据采集卡PCI 6115的最高更新时钟为4M H z,则最短频率跳变时间为0.25 s.图6是利用DAQ 卡采集的波形发生器输出信号频率从10H z 跳变到100H z,再跳变到1kH z 瞬时的波形.频率转换时无过渡时间,信号相位和幅度连续无畸变,适合于动态特性测试.图6 正弦信号频率跳变图3.3 频率准确度频率准确度表示信号频率偏离其标称值的程度.PCI 6115型DAQ 卡提供的时钟频率为f c 10-4f c ,这将导致DAC 输出波形存在频率误差,输出波形的实际频率为f 0 10-4f 0.当然,其它如外部电源波动、温度影响,内部电路参数的变化对输出信号的频率准确度也有一定的影响,视具体工作环境而定.图7显示了利用Ag ilent 频率计测量得到的虚拟波形发生器实际正弦信号输出频率与标称频率的偏差情况.图中的曲线表示信号频率的波动,横坐标代表不同的测量点,纵坐标为信号频率偏离标称频率值.数据采集卡的更新时钟为4 4 10-4MH z,588传 感 技 术 学 报2007年图7 频率准确度测量曲线可看出实际频率偏差在理论范围内.3.4 频谱纯度分析频谱纯度是衡量信号质量的一项重要指标.一般DDS 器件的输出信号含有大量的杂散分量,频谱纯度低是其不足之处.杂散分量主要有三个来源:一是为了得到高的频率分辨率,相位累加器位数N 一般较大,而波形存储器ROM 的容量有限,从而产生的相位截断误差;二是波形存储器的数据线位数即波形存储器的字长D 有限,产生的有限字长效应,从统计意义上说,有限字长效应引起的杂散功率为2-2D/3;三是DAC 的非理想特性.在这三个杂散源中,相位截断效应引起的误差对输出频谱的影响最大[13 14].一般DDS 器件相位累加器的N =32或48,波形存储器的地址线却只有8位或16位,容量最大为216=65536bit,不能存储所有的波形数据.比较而言,计算机的内存容量比较大,用文中所用的波形产生方法可避免相位截断误差.根据IEEE754标准,一个单精度浮点型数据为32位,双精度为64位,所以当缓存中波形数据类型为单精度或双精度浮点型时,基本上可以忽略有限字长效应所引起的杂散.因此,PC DAQ 系统输出信号没有相位截断误差和存储器有限字长效应的影响,杂散将大大减小,输出信号的频谱纯度更高.其所余杂散主要有两方面的表现:①时域中的阶梯波;②DAC 引起的量化效应及非线性效应.3.4.1 理想DDS 信号频谱分析理想DDS 是指其多波形点值无量化误差,DAC 无非线性误差及时钟串扰泄漏等.离散时间信号以频率f c 通过理想DAC 转换输出,可用图7所示模型来描述.图7 DA C 等效模型图7中,T c =1/f c x (t)是期望输出信号,y (t)是DA C 实际输出信号.DAC 输入信号x p (t)由x (t)经冲激串p (t)采样得到,x p (t)通过图中的LT I 系统后输出y(t).期望输出信号表示为x (t)=A sin(2 f 0t),A >0(8)冲激串信号可表示为p (t)=+m=-(t -mT c )(9)得DA C 的输入信号x p (t)=x (t) p (t)=-m=-x (t) (t -mT c )(10)一个连续时间信号经过理想采样后,其频谱将以采样频率为间隔而重复,所以X p (f )=A+l=-(f -f 0-lf c )-A+l=-(f +f 0-lf c )(11)图7中零阶保持LT I 系统的单位冲激响应和频率响应的表达式为h(t)=1,|t |<T c /20,其它(12)H (f )=T c/2-T c/2e -j t d t =1f c sin c( f f c )(13)从而该LT I 系统的输出y (t)=+ -x p ( )h(t - )d =A+m=-sin (2 f o mT c )h(t -mT c )(14)|Y(f )|=|X p (f )| |H (f )|=A+l=-|sin c( f )/f c |f c(f f 0-lf c )(15)根据式(14)(15)可得理想DAC 输出信号的时域图和频域图,如图8所示.由图8(a)看出,输出信号为包络为正弦波的跳变阶梯波,阶梯宽度等于DAC 时钟周期,频域上的多根谱线反映了这种情况.由式(15)可知,第k 根谱线的频率f k =k f c f o ,(k =0, 1, )(16)第k 根谱线的幅值|Y(f k )|=A f 0|sin c( f k /f c )|(17)589第3期王 丹,李 平等:采用DDS 频率合成的虚拟信号发生器研究图8因此,信号频率分布在0,f c ,2f c , ,两侧 f o处,幅值包络为辛格函数,其中f o 为输出信号的主频,f n =0.5f c 为奈奎斯特频率.图8(b)中的阴影区为信号主频f o 的分布范围,即奈奎斯特带宽,除f o 外的所有谱线均为杂散分量,第一个镜像频率分量f c -f 0最靠近输出信号主频,且幅度最大,为最大杂散分量.最大杂散信号边带与信号功率之比为P (f spur )p (f 0)=sin(f c -f 0)f c sin ( f 0f c)(f 0f c -f 0)(18)实际应用时,尽量提高采样时钟频率,可使第一镜像频率分量远离低通滤波器的带宽,以减少低通滤波器的制作难度.DAC 后端的低通滤波器截止频率为f n ,可以滤去镜像频率分量、谐波分量和带外高频杂散,理想DDS 输出y (t)在[0,f n ]内无杂散.3.4.2 DAC 误差对DDS 频谱的影响由DAC 误差引起的杂散,随器件非线性特性的不同而不同,难于建立一个准确的数学模型给予定量分析,但定性上分析DAC 引起DDS 频谱质量变差的原因有三:①DAC 器件有限的分辨率;②DAC 的非线性特性;③DAC 转换过程中出现的尖峰脉冲[15].DAC 的非线性效应分析需针对具体的内部结构,所引发的积分非线性误差INL 、微分非线性误差DNL 、孔径抖动和热噪声等一般只能通过选择性能优良的DAC 来减小.而DAC 有限的分辨率所引起的量化噪声功率可表示为P =q 212(19)其中q 为量化步阶.设DAC 的二进制字长为N ,那么当DAC 输出信号电压范围在 D (D >0)之间时,量化步阶q =2D/2N .如果输出均值为0,峰值为A (A >0)的正弦波,可得到信号与DAC 输出波形中量化噪声的功率比为:[SNR]=10lg A 2/2q 2/12=10lg (3A 22D 2/22N1.76+20(lg A +lg2N -lg D)(dB )(20)图9描述了DA C 输出0均值正弦波在不同幅度时的信噪比,信号功率定义为DDS 产生用于D/A 转换的原始数字波形功率,噪声功率定义为DAC 输出的波形采集回与原始波形相差后的功率.从图中看出信噪比实际值的变化趋势同理论计算值较好的吻合,说明该信号发生器输出信号的主要噪声形式是由DA C 器件有限分辨率所造成的量化噪声.同时,图中信号信噪比的实际值比理论计算值偏小,图9 实际正弦信号信噪比说明输出信号还受前面所说其它噪声的干扰.当满量程输出时,对信号的信噪比影响可表示为[SNR ]=1.76+6.02N(21)因此增加DAC 的位数,可以减少波形的幅值离散噪声.另外采用过采样技术,即大幅度增加每个周期的样点数,使量化噪声的能量分散到更宽的频带,也可提高输出信号频带内的信噪比.实验所用的DAC 垂直分辨率为12位,信噪比可达70dB 以上.3.5 输出频率的相对带宽输出频率的相对带宽理论上为50%f c ,但考虑到低通滤波器的特性以及对信号杂散的抑制,实际输出信号的频率带宽仍能达到40%f c ,输出幅值可达10V.另外由于波形数据由软件生成,可更方便地实现三角波、锯齿波和矩形波甚至任意波形的输出.4 总 结通过理论分析和实验表明,采用PC DAQ 系统实现的DDS 软件生成波形具有响应时间快、频率分辨率高、频率跳变时间短、跳变时相位和幅度连续以及频谱纯度高、输出灵活等特点.它兼备了DDS 和虚拟仪器的优点,弥补了其它频率合成方法和传统DDS 的不足,尤其是传统DDS 输出杂散大的缺点,可作为理想的信号源用于动态特性测试,目前该信590传 感 技 术 学 报2007年号发生器已用于虚拟压电参数传感测量系统中.参考文献:[1] Tierney J.A Digital Fr equency Syn thesizer[J].IEEE T ransactions on Audio and Electroacoustics,1971,AU 19:48 57. [2] Kent Gary W and S heng Neng Haung.A H igh Purity,H ighS peed Direct Frequency Synthesizer[C] IEE E International Fr equen cy Con trol S ymposium,1995:207 211.[3] Palomaki K an d Niittylahti J.A Low Pow er,M emoryless Direct Digital Drequ ency Synth esiz er[C] Circuits and Systems, Proceedings of the2003Inter national Symposium on,M ay 2003,II,2:77 80.[4] Langlois J M P and Al Kh alili D.A New Approach to the Des ign of Low Power direct Digital Fr equency Synthesiz er[C] Fr equen cy Con trol S ymposium and PDA Exh ibition,IEEE In ternational,M ay2002,29 31:654 661.[5] M eenakam C,and T hanachayanont A.A ROM Les s Dir ectDigital Frequency Syn thesizer Using a Polynomial Approxima tion[C] VLS I T echnology,S ystems,and Applications, 2003Intern ational Symposium on2003:296 299.[6] W ang Jinn S hyan,Lin Sh iang Jiun,an d Yeh Chingw ei.AL ow Pow er High SFDR CM OS Direct Digital Frequ ency Syn thesiz er[C] Circuits and System s,IEEE International S ym pos ium on23 26M ay2005:1670 1673.[7] Wang Yang,Zh u ke jia and M IN H ao.A Direct Digital Fr equency Synthesizer Bas ed on CORDIC Algorithm Lmplemented w ith FPGA[J].IEE E Journal of S olid S tate Circuits,M ar, 2003,39(5):832 835.[8] Nich olasⅢH T,et al.T he Optim ization of Direct Digital Frequen cy S ynthes izer Performan ce in the Pres ence of Finite W ordlength Effects[C] Proc.42nd Annu.Frequency C on tr ol Sym p,1988:357 363.[9] Yam gais hi A,et al.A2 V,2 GH z Low Pow er Direct DigitalFrequ ency Synth esiz er Chip S et for Wireles s Commu nication [J].IEEE J Solid State Circuits,Feb.1998,33:210 217. [10] Sodagar Amir M and G.Roientan Lahiji.M appin g from Phaseto Sin e Amplitude in Direct Digital Fr equency Syn th esiz ersUsing Parabolic Approxim ation[J].IE EE T ransactions onCircu its and sys tems Ⅱ:Analog and Digital S ignal Processing,Decemb er2000,47(12):1452 1457.[11] Ash kan Ash rafi,Zex in Pan,Reza Adh ami and W ells B Earl.A Novel ROM Less Direct Digital Frequency S ynthesizerBas ed on Chebyshev Polynomial Interp olation[C] SystemT heory,2004.Proceedin gs of the T hirty Sixth S ou th easternSymp os ium on2004:393 397.[12] 姜田华.实现直接数字频率合成器的三种技术方案.电子技术应用,2004,(4):19 23.[13] Reinhardt V S.S pur Reduction T echniques in Direct DigitalSynthesiz ers[C] 1993IE EE International Fr equency C ontrol S ymposium,1993.[14] Nich olas H enry T,H enry S amu cli.An Analysis of th e Ou tput S pectru m of Direct Digital Frequency S ynthes izer s in thePres ence of phase Accumulator Trun cation[C] 41s t Ann ualFrequency Control Symposiu m 1987:495 502.[15] 方俊,张平.在DDS波形发生器中相位截尾噪声的分析和抑制[J].仪器仪表学报,2003,(2):27 32..王 丹(1981 ),男,硕士研究生,主要研究方向为传感器信号采集处理,虚拟仪器系统,happyddw@ 李 平(1963 ),男,博士,教授,博士生导师.研究方向为信息获取,传感器技术及无线传感器网络、自供能技术、仪器系统、测量与控制、智能结构和控制、M EM S技术和半导体照明,L iping@591第3期王 丹,李 平等:采用DDS频率合成的虚拟信号发生器研究。