AN-835_ 高速ADC测试和评估

高速高精度ADC动态参数评估系统的设计与实现黄朴;冯洋;虞致国;何芹;顾晓峰【期刊名称】《计算机测量与控制》【年(卷),期】2016(24)6【摘要】High-speed and high-precision analog-to-digital converters (ADCs)have been widely used in signal processing,their dynamic characteristics directly determine the system performance.Since there always exist deviations between practical chip parameters and designed indices,it is necessary to evaluate the actual dynamic performance of ADCs.By building an ADC hardware and software test platform based on FPGA and Labview,a low cost and high reliability performance evaluation system is constructed for high-speed and high-precision ADCs. The system controls the sub-ADC in bottom layer to provide accuratesampling;Asynchronous FIFO is used to carry out data cache,and DMA method to optimize data storage;Labview defines the communication module,combined with Matlab’s scripts to test the dynamic pa-rameters.Finally,AD9467,a high-speed and high-precision ADC of ADI,is used for verifying the implemented system.Experimental re-sults show that the system works stably,and the errors are within 2% compared with datasheet,which reaches the test standard provided by IEEE Std.1241-2000,and the difficulties and cost in constructing the evolution system can be reduced.%高速高精度模数转换器（ADC）广泛应用于信号处理领域，其动态性能直接决定系统性能的优劣；由于实际使用的芯片与设计的额定指标间会存在偏差，有必要评估 ADC 的实际动态性能；基于 FPGA 及 Labview 实现了一个低成本、高可靠性的高速高精度ADC性能评估系统；系统由底层控制待评估ADC子卡，提供精确的采样样本；采用异步FIFO进行数据缓存，DMA方式优化数据存储；Labview定义通信模块，结合Matlab 测试脚本完成动态参数测试；最后使用ADI公司的AD9467进行了测试验证；实验结果表明，该系统运行稳定，与datasheet相比，参数误差不超过1．89％，达到了IEEE Std 1241－2000的测试标准，降低了测试系统构建难度和成本。

adc评估ADC是模拟数字转换器的缩写，是一种将模拟信号转换成数字信号的设备。

它可以将连续的模拟信号转换成离散的数字信号，以便于数字系统的处理和分析。

ADC的评估主要考虑其转换性能、特性和适用性等方面。

首先，ADC的转换性能是评估的重要指标之一。

转换性能包括分辨率、采样率、非线性误差和噪声等参数。

分辨率是指ADC可以区分的最小电压或电流的变化量，通常以位数（比特）表示。

较高的分辨率意味着更准确的转换结果。

采样率是指ADC每秒可以进行的采样次数，通常以Hz表示。

较高的采样率意味着更高的信号还原能力。

非线性误差是指ADC输出与输入信号之间的误差，常见的非线性误差有DNL和INL。

噪声是指在转换过程中引入的干扰信号，例如量化噪声、时钟抖动等。

评估一款ADC的转换性能需要进行实际测试，比较其结果与理论性能指标的吻合度。

其次，ADC的特性也需要进行评估。

特性包括电源电压、功耗、工作温度范围等。

电源电压是指ADC工作所需的电源电压范围，通常以V表示。

功耗是指ADC在工作过程中所消耗的能量，高功耗会造成能源的浪费。

工作温度范围是指ADC能够正常工作的环境温度范围，较宽的工作温度范围意味着更高的适用性。

最后，ADC的适用性是针对特定应用而言的。

不同的应用有不同的要求，例如音频处理、测量和控制系统等。

评估一款ADC的适用性需要考虑其输入范围、采样精度、接口等因素。

输入范围是指ADC可以处理的输入电压或电流范围，通常以V表示。

采样精度是指ADC将模拟信号转换成数字信号的精度，通常以比特表示。

接口是指ADC与其他电子器件之间的通信接口，常见的接口有SPI、I2C和UART等。

总之，ADC的评估涉及到转换性能、特性和适用性等方面的考量。

通过对这些指标的评估，可以选择适合特定应用的ADC设备，并保证其在实际应用中能够具有良好的性能和可靠性。

adc评估板ADC是模数转换器（Analog-to-Digital Converter）的简称，它的作用是将模拟信号转换为数字信号。

ADC评估板则是用来评估ADC性能的工具，可以对ADC进行测试、调试和性能评价。

以下是对ADC评估板的评估。

首先，ADC评估板的硬件设计需要考虑其性能指标。

首先是分辨率，即ADC可以转换的模拟信号的精度。

通常用位数表示，比如12位、16位等。

分辨率越高，转换精度越高。

此外，还要考虑采样率，即ADC转换的频率，通常用每秒转换次数（SPS）表示。

采样率越高，ADC能够转换的信号频率范围越宽。

还要考虑功耗、信噪比、线性度等硬件指标。

其次，ADC评估板的软件设计也是评估的重要内容。

首先是驱动程序的设计，ADC评估板需要能够与主控板进行通信，驱动程序需实现数据的读取和控制。

其次是界面程序的设计，用于显示和分析ADC转换的数据。

界面程序应具有友好的用户界面，支持实时显示和存储数据，方便用户对ADC性能进行分析和评价。

还要考虑软件的稳定性和易用性。

接着，进行ADC评估时，需要进行一系列测试。

首先是静态测试，即对ADC的基本性能进行测试，包括测量ADC的分辨率、采样率、信噪比、线性度等，以及对不同输入信号进行转换，并对转换结果进行验证。

然后是动态测试，即测试ADC在不同输入信号条件下的动态性能，比如信号频率、幅值等。

这一系列测试可以帮助用户了解ADC的性能，并选择适合自己应用的ADC。

最后，还要对ADC评估板进行性能评价。

评估板的性能直接影响到对ADC的评估准确性，所以评估板的硬件设计和软件设计都需要考虑。

评估板的性能包括了稳定性、准确性、可靠性等。

在评估过程中，用户可以通过与规格书的对比来评估评估板的性能是否符合设计要求。

综上所述，ADC评估板是对ADC性能进行评估的重要工具。

评估板的硬件设计和软件设计都需要考虑，测试和评价结果也是评估板的重要部分。

通过对ADC评估板的评估，可以更好地了解和选择适合自己应用的ADC，提高系统性能和稳定性。

下一代光传输系统中超高速ADC芯片性能测试方法菅端端;钟明琛【摘要】针对下一代光传输系统对模数转换器(ADC)高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏差等问题,并将该方法应用于光传输、雷达、卫星等高数据率场景所用超高速ADC芯片的评测中.测试结果表明,该方法解决了最高采样率70GSPS带宽16GHz的超高速ADC测试的关键问题,基本满足下一代400Gbps光传输系统对ADC动态性能测试的要求.【期刊名称】《电子学报》【年(卷),期】2018(046)009【总页数】5页(P2251-2255)【关键词】超高速模数转换器;下一代光传输系统;增益补偿;插损消除【作者】菅端端;钟明琛【作者单位】中国电子技术标准化研究院,北京100176;中国电子技术标准化研究院,北京100176【正文语种】中文【中图分类】TN061 引言随着物联网、云服务对高传输带宽需求的日益增长，现有骨干光传输系统传输速率正在从2.5Gbps向超过100Gbps过渡.基于32G波特率双载波偏振复用16级正交幅度调制(2SC-PDM-16QAM)的400Gbps光传输是目前最具可行性和性价比的解决方案之一，其中最核心的器件——超高速ADC带宽需要达到16GHz，采样率需要超过32GSPS，有些甚至达到70GSPS.超高速ADC由于时钟抖动(clock jitter)的限制[1]相比传统ADC[2]系统架构发生了巨大变化，给芯片的测试带来了新挑战.首先，芯片的高工作频率使得采样时钟只能使用片内锁相环产生，在不能验证倍频数的前提下，采样频率的测量成为难题.受限于信号损耗和反射引起的完整性问题，引出测试很困难，且带宽超过30GHz 的测试设备价格昂贵.其次，输出数据为了保证质量通常并串转换后降频存储输出(也有在片外降频)，这就导致很难直接验证ADC输出数据的速率，使用奈奎斯特采样率验证又存在各种不确定性.第三，高采样率在短时间内产生大量数据，缓存数据的存储器难以完整保存结果，导致分辨率不易测量.第四，线缆、巴伦、隔直器件和PCB走线插损以及插损的非线性会对ADC带宽测量产生影响，不能忽略.最后，光传输系统在ADC应用中的特殊性导致在测量有效位数时需对传统方法进行一定的调整.本文的目的是通过研究下一代光传输系统中超高速ADC芯片的工作特点，有针对性的制定相应产品的测试方法，解决以上提到的新问题；建立高速ADC测试环境和下一代光传输系统的验证环境，对测试方法进行验证；通过对高速ADC测试方法的理论研究和实际应用，明确测试中需要注意的事项，形成标准测试流程，解决采样率在30GSPS以上ADC测试中的关键问题，为雷达、卫星、频谱分析等高数据率应用[3]中的超高速ADC的测试评价提供方案.2 超高速ADC测试方法2.1 测试流程超高速ADC不同于传统ADC，无法将所有引脚引出测试，所以需要建立一套完整的测试流程，通过各个侧面的考核对其进行整体评价.在建立测试流程之前，需要明确超高速ADC测试的特殊之处.测试点选择困难.超高速ADC的采样率和分辨率从1GSPS，12bit到70GSPS，8bit[4].在这么高的速度下工作，如想获得可接受的功率效率，只能采用时域并行工作的交织结构(time-interleaved architecture)，如图1所示.时间交织ADC(TI-ADC)是一种通过N个子ADC(Sub-ADC)交替工作以提升采样率的ADC结构，这种结构可以得到N倍于Sub-ADC的采样率.Sub-ADC依次以ts的时间间隔对输入信号进行采样，信号和时钟通路上的噪声[5]、串扰[6]等非理想因素都会引起采样误差，主要来源为增益(gain)误差、失调(offset)误差、时间偏移(timing skew).在超高速ADC芯片内部会通过很多额外的控制校准电路来补偿这些误差，有些结构还会单独设计一路校准ADC(Cal-ADC)在数字信号处理单元内分别与每个Sub-ADC的输出比较来进行时间偏移的校准，而且数字处理完的信号紧接着就要进行存储或降频处理，有些结构并不将最终结果合成传统ADC的标准输出，这些额外的电路和特殊的数字处理方法使得性能测试时测试点的选择面临困难，所以进行测试之前需要额外进行一步基本功能测试，作为采样率、有效位等测试的充分条件. 超高频信号不易引出.频率为30GHz的正弦信号波长约为10mm，这使得芯片上的引线不能忽略信号反射的影响，为保证信号质量，高频的引线距离应尽量短，这就使得采样率在30GSPS以上的超高速ADC很多信号不能直接引到片外进行测试，主时钟通常都是锁相环在片上生成，输出信号通常都是降频输出，这给直观评价ADC的性能带来困难.测试环境复杂.超高速ADC的测试环境除了要调试各种高精度高性能的测试设备，还需要考虑信号传输线的带宽、反射、损耗、串扰，芯片的散热、数据同步、误差校准等一系列问题，给用户评价带来困难.基于以上问题，为了简化验证环境，得到真实的测试结果，我们采用图2所示测试流程，在保证ADC基本功能的基础上，完成样品主要性能指标的测试.ADC的测试通常是基于单频信号进行的，这种方法简单有效，但如果仅仅依靠单频信号评估ADC整体性能，并不能得到采样率和有效位数结论的充分条件，所以，在测试之前需要进行“基本功能测试”以确定待测样品具有模拟到数字转换的基本能力.接下来测试项的顺序是基于因果关系确定的，比如，有效位数测试方法成立的前提条件是采样率测试通过.ADC芯片性能测试通过之后，将待测样品集成到400Gbps高速光传输的应用环境中测试其实际使用的效果.最后，将性能测试和应用测试都通过的芯片进行开帽检查，验证所测芯片确为目标芯片.2.2 基本功能测试基本功能测试的目的是验证待测ADC具有模拟到数字转换的基本功能.与性能测试不同，基本功能测试的输入信号不只限于单频信号.以一款70GSPS采样率8bit分辨率的样品为例，首先，基于信号发生器的输出能力在1G～16GHz范围内任意挑选一定数目单频信号，且各单频信号幅度在不超过输入电压范围的前提下随机指定，信号发生器产生由这些单频信号合成的多频点信号.由于单频信号频率和幅度的随机性以及多频点信号同时输入，可以综合考察待测ADC芯片的通带特性.然后，将此多频点信号通过巴伦输入到ADC进行模拟/数字转换，得到的数据存入片上RAM(如图3所示)，再由SPI采集后传至计算机，使用Matlab脚本对该输出数据进行傅里叶变换并绘制频谱，验证ADC输入信号中各频点的频率、幅度与绘制的频谱是否一致.根据此结果不单能判断ADC的基本功能，还能推断ADC带内平整度等特性.在超高速ADC中，由于采样时钟频率很高，其通常是由片外一个中低频时钟在片上经锁相环(PLL)倍频得到的(如图1所示)，如果把此信号引到片外测试，由于受到反射、衰减、带宽、串扰、噪声等因素的限制，待测信号质量很差，甚至根本无法测试.而且时间交织ADC(TI-ADC)的采样时钟频率往往并不等于PLL输出的频率，而是由PLL输出信号产生低频移相时钟来对各Sub-ADC进行采样.基于超高速ADC以上特点，使用公式1来进行采样频率的测量.(1)其中，fs为待测ADC的总采样率，fsig为输入信号频率，Nsigcycle为输入正弦信号周期数，Ndata为与输入正弦信号对应周期内得到的输出数据个数.具体操作时，在高速ADC输入加一个低频正弦信号(为了保证足够的周期数，fs与fsig的比不应大于100)，ADC采样一段时间后，可以画出ADC输出数据折算到十进制数随时间变化的图形，在该图形上任意找Nsigcycle个周期，“基本功能测试”可以保证输出数据的周期数和输入信号周期数是一致的，统计输出数据Nsigcycle周期内的数据点数即为Ndata，误差±1.2.4 分辨率测试在中低速ADC中，通过静态测试可以确定线性度参数如DNL，从而可以得到ADC的分辨率，但对于超高速ADC来说，在输入高速信号的情况下，输出不丢码在有些应用中是很重要的，所以，需要测试动态条件下的分辨率.首先，令信号发生器产生与采样频率互质的输入正弦信号经巴伦输入ADC芯片进行模拟/数字转换.然后，将转换得到的数据由FPGA采集后传至计算机，记录采集的数据.最后，在输出的数据中进行码值统计(如直方图叠加统计)，判断是否能够得到实现指定分辨率所需的所有码值.在超高速ADC测试中，线缆、巴伦、隔直器件以及PCB走线的插损是不能忽视的，在16GHz下仅仅线缆的插损相比直流就可以达到2dB.所以，在进行芯片带宽测试时，需要去除芯片外围电路及连接线对芯片的影响.首先，测量外围电路及连接线的插损，然后，进行整体传输特性测试，最后，从中减去插损，如图4所示.外围电路的插损使用高速矢量网络分析仪进行测试，需要注意的是板级插损需要在设计电路板的时候就设计一条和实际传输线一模一样的空导线用于板级传输线插损测量.2.6 核功耗测试核功耗是最简单但又最不易测准确的参数，一方面由于高速ADC有很多板级供电单元，通常不好完全区分板级电压调制器(LDO)和芯片所用功耗，另一方面高速ADC通常有多个电源域，需要分别测试.测试时，调节输出幅度使得ADC采集到的信号为满幅输出，通过控制评估板上开关选择外部直流电源给ADC芯片供电，并且确认关闭ADC供电电源后，芯片无法正常工作.这种操作存在一定风险，一是会令对上电顺序有要求的芯片无法正常工作，二是会对不同电源域间电流泄放做得不好的芯片产生破坏性影响.各电源域功耗的和即为待测ADC总的核功耗.2.7 有效位数等动态参数测试有效位数(ENOB)的测试方法与THD、SFDR、SNR、SNDR的方法类似，都是通过对FPGA采集到数据进行傅里叶变换，然后进行计算的.在光传输系统中，通常信号都比较弱，谐波失真不是主要因素，为了避免使用传统基于满幅信号计算ENOB的方法同时也增大谐波的缺点，同时方便与其他ADC性能进行比较，富士通等厂家使用-6dBFS作为输入信号计算ENOB，此结果加上1bit就是最终的ENOB.测试中，通过寻找输出得到全部输出码的最小输入功率确认满幅输入信号，将此信号功率降低6dB，就可以进行ENOB的测试.2.8 系统验证方法建立针对400Gb/s高速光传输应用的ADC 芯片验证环境，实现系统验证.通常ADC的验证都是与DAC一起进行的，首先将待测信号经过多路DAC变成模拟信号，由于ADC、DAC芯片验证不受编码格式影响，为使测试方便且直观，可以采用伪随机码作为DAC的输入信号，并通过眼图仪确认DAC输出.然后经过频率调制或相位调制将DAC输出模拟信号调制成光信号，经过光纤传输后通过解调器将光信号转化为电信号，然后使用多路ADC芯片对解调后的电信号进行量化，量化后的数据一方面送往DSP计算得出星座图，另一方面可以与输入的伪随机码比较得出误码率.3 实验结果为了验证测试方法，我们选用了两款超高速ADC进行测试，一款32GSPS采样率6bit分辨率，另一款64GSPS采样率8bit分辨率，此两款ADC全部为国产芯片，体现了我国近年来在光传输系统高速ADC研发领域的最高水平.综合下一代光传输系统的应用需要及项目考核指标要求，对待测样品的测试指标规定如下：(1)采样率≥ 32GSPS；(2)分辨率≥ 6bit；(3)带宽≥ 16GHz；(4)功耗≤ 2W；(5)有效位数≥ 4.7bit.测试板如图3方式搭建，信号源和参考时钟都使用是德科技的E8257D产生(校准频率误差< ±4×10-8)，频谱仪使用N9030A(频率测量误差< ±1×10-7)，为提高信号质量，使用分立的巴伦产生差分输入信号.ADC输出的数据使用一个高速FPGA进行采样，然后转成低速信号后传到计算机进行处理.表1比较了待测ADC与国际最新ADC几个主要的性能指标，从表中可以看到，国产ADC的水平已经接近国际领先水平.表1 国产ADC测试结果及与国际水平的比较采样率分辨率带宽核功耗有效位数ADC_I70GSPS8bit16GHz1.4W5.3bitADC_II32GSPS6bit16GHz10W4.7bit文献[7]64GSPS8bit8GHz0.95W5.9bit文献[8]10GSPS12bit4GHz2.9W8.8bit文献[9]90GSPS8bit20GHz0.67W5.2bit需要特别注意的是随着频率增高，测试线缆、巴伦、隔直器件以及PCB走线的损耗也会增大，仅线缆插损16GHz时的插损相比1GHz时就会增大2dB左右.图5为待测ADC在输入-6dBFS正弦信号条件下测得的1GHz～16GHz频率范围内的增益曲线.其中，蓝色圆点曲线为测试板整体的增益，包含了待测ADC、线缆、巴伦、隔直器件以及PCB走线的全链路增益，红色星型曲线为去除线缆损耗后的增益，绿色方块曲线为去除线缆、巴伦、隔直器件以及PCB走线得到的ADC增益曲线.可见，测试辅助器件的插损及随频率的变化对最终测试结果影响很大.4 结论通过对用于下一代光传输系统的超高速ADC测试特点的分析，建立了一套包括基本功能、采样率、分辨率、带宽、核功耗、有效位数等关键参数的测试方法，并搭建了光传输系统对此类ADC的实际使用效果进行评估.经过测试验证，此套方法可以解决超高速ADC的动态参数测试问题，可以完成最高采样率70GSPS带宽16GHz的超高速ADC关键参数的测试，满足下一代400Gbps光传输系统对ADC的动态性能测试要求，并可扩展到雷达、卫星、频谱分析等高数据率场景中使用的超高速ADC的测试评价.通过对国内目前领先水平芯片的测试，探索了一条解决此类ADC测试的方向，未来将针对降低测试系统成本方面继续开展研究，进一步优化方法，完善测试环境.参考文献【相关文献】[1] WALDEN R H.Analog-to-digital converter in the early 21st century[A].MARKD.International Microwave Symposium[C].Honolulu:IEEE Microwave Theory and Techniques Society,2007.3-8.[2] JOEY D,HAE-SEUNG L,DAVID A H.Full-speed testing of A/D converters[J].IEEE Journal of Solid-state Circuits,1984,19(6):820-827.[3] MASSIMISSA H,MOHAMMAD E G,HONG L,et al.40 GSPS All-Optical ADC with ENOB of 6.6 using EO polymer optical deflector and spatial quantizer[A].XIE S.2015 International Topical Meeting on Microwave Photonics (MWP)[C].Paphos:IEEE,2015.1-4.[4] MANAR E C,BORIS M.A 12-GS/s 81-mW 5-bit Time-Interleaved Flash ADC With Background Timing Skew Calibration[J].IEEE Journal of Solid-state Circuits,2011,46(4):836-847.[5] 菅端端,刘芳,钟明琛.美军标MIL-STD-883K中噪声容限测试方法的适用性研究[J].电子测量技术,2017,40(5):14-22.JIAN Duan-duan,LIU Fang,ZHONG Ming-chen.Study on the applicability of test method of noise margin in itary standard MIL-STD-883K[J].Electronic Measurement Technology,2017,40(5):14-22.( in Chinese)[6] 菅端端,赵鑫.数字电路封装的串扰测试方法研究[J].国外电子测量技术,2017,36(6):14-21. JIAN Duan-duan,ZHAO Xin.Study on crosstalk measurements for digital integrated circuits package[J].Foreign Electronic Measurement Techonology,2017,36(6):14-21.( in Chinese) [7] CAO J,CUI D,NAZEMI A,et al.A transmitter and receiver for 100Gb/s coherent networks with integrated 4×64GS/s 8b ADCs and DACs in 20nm CMOS[A].ANANTHA C.IEEE International Solid-state Circuits Conference(ISSCC)[C].San Francisco:IEEE,2017.484-485.[8] DEVARAJAN S,SINGER L,KELLY D,et al.A 12b 10GS/s interleaved pipeline ADC in 28nm CMOS technology[A].ANANTHA C.IEEE International Solid-state CircuitsConference(ISSCC)[C].San Francisco:IEEE,2017.288-289.[9] KULL L,TOIF T,SCHMATZ M.A 90GS/s 8b 667mW 64× interleaved SAR ADC in 32nm digital SOI CMOS[A].ANANTHA C.IEEE International Solid-state CircuitsConference(ISSCC)[C].San Francisco:IEEE,2014.378-379.。

高速ADC/DAC 测试原理及测试方法随着数字信号处理技术和数字电路工作速度的提高，随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC ADC、、DAC 的指标都提出了很高的要求。

比如在移动通信、图像采集等应用领域中，一方面要求ADC 有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。

因此，保证ADC/DAC 在高速采样情况下的精度是一个很关键的问题。

ADC/DAC 芯片的性能测芯片的性能测试试是由芯片芯片生产厂家完成生产厂家完成生产厂家完成的，的，的，需需要借助昂贵借助昂贵的的半导体测试仪器试仪器，，但是对于是对于板级板级板级和系统和系统和系统级级的设计人员来说设计人员来说，，更重更重要的是如要的是如要的是如何验何验何验证芯片在证芯片在板级或板级或系统系统系统级级应用应用上上的真正真正性能指标。

性能指标。

一、ADC的主要参数ADC 的主要指标分要指标分为静态为静态为静态指标和动指标和动指标和动态态指标2大类大类。

静态静态指标指标指标主主要有要有：：•Differential Non-Linearity (DNL)•Integral Non-Linearity (INL)•Offset Error•Full Scale Gain Error动态指标指标主主要有要有：：•Total harmonic distortion (THD)•Signal-to-noise plus distortion (SINAD)•Effective Number of Bits (ENOB) •Signal-to-noise ratio (SNR) •Spurious free dynamic range (SFDR)二、ADC 的测试方案要进行ADC 这些众多这些众多指标的指标的指标的验验证，证，基本基本基本的方的方的方法法是给ADC 的输入的输入端端输入一个理想的信号，的信号，然后然后然后对对ADC 转换转换以以后的数的数据进行据进行据进行采集和分采集和分采集和分析析，因此，，因此，ADC ADC 的性能测的性能测试试需要多台仪器多台仪器的的配合并配合并用用软件软件对测对测对测试结果进行试结果进行试结果进行分分析。

ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。

如需确认任何词语的准确性，请参考ADI 提供的最新英文版数据手册。

CN-0242Circuits from the Lab™ reference circuits are engineered and tested for quick and easy system integration to help solve today’s analog, mixed-signal, and RF design challenges. For more information and/or support, visit /CN0242AD9643 14位双通道ADC ，采样速率为250 MSPS ADL5202宽动态范围、高速、数字控制VGA具有带通抗混叠滤波器的高性能、高IF 、75 MHz 带宽、14位、250 MSPS 接收机前端Rev. 0Circuits from the Lab™ circuits from Analog Devices have been designed and built by Analog Devices engineers. Standard engineering practices have been employed in the design and construction of each circuit, and their function and performance have been tested and veri ed in a lab environment at room temperature. However , you are solely responsible for testing the circuit and determining its suitability and applicability for your use and application. Accordingly , in no event shall Analog Devices be liable for direct, indirect, special, incidental, consequential or punitive damages due to any cause whatsoever connected to the use of any Circuits from the Lab circuits. (Continued on last page)One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113©2012 Analog Devices, Inc. All rights reserved. 0.1µF0.1µF0.1µF0.1µF0.1µF0.1µF 1µH 1µH+5V+5V300Ω150nH150nH180nH180nH140nH162Ω162ΩV CM3.3pF 12pF12pF20Ω20ΩINPUTZ = 50ΩANALOG INPUT –13.0dBm FS AT 182.5MHz4.1dB GAIN20dB GAINFILTER2.3dB LOSS1:3 Z145Ω293Ω100ΩINTERNAL INPUT Z3k Ω2.2pFAD964314-BIT 250MSPS ADC +5V~Z IN =150ΩFS = 1.75V p-p DIFF+1.8VADL5202VGA SET FOR 20dB GAIN10156-00175Ω75Ω图1. 四通道IF 接收机前端的单通道(原理示意图：未显示所有连接和去耦)增益、损耗和信号电平10 MHz 下测得值电路笔记连接/参考器件评估和设计支持设计和集成文件原理图、布局文件、物料清单电路功能与优势图1所示电路是基于ADL5202宽动态范围、高速、数字控制可变增益放大器(VGA)和14位、250 MSPS AD9643双通道模数转换器(ADC)的75 MHz 宽带接收机前端。

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ（总第238期）２０１９·３·图2微分非线性误差DNL图1理想器件1前言随着高速数字电路的发展，高速ADC 在航天国防、数字通信、卫星通信、图像处理等众多领域得到了非常广泛的应用。

ADC 的采样率和垂直分辨率越来越高，对ADC 指标的测试也提出了更高要求。

2测试参数2.1静态参数ADC 的测试指标和参数主要分为静态参数和动态参数两类。

其中静态参数又称线性参数，反映的是器件内部电路的误差。

对ADC 来说，这些内部误差包括器件的增益、偏移、微分非线性（DNL ）和积分非线性（INL ）误差，这些参数说明了静止的模拟信号转换成数字信号的情况，主要关注具体电平与相应数字编码之间的关系。

测试ADC 静态性能时，要考虑两个重要因素：第一，不仅要给一个既定的模拟电压，电压精度要高，还必须考虑模拟电压的范围以及代码间的转换特性；第二，静态测试是一个交互性过程，要在不同输入信号下测试实际输出。

静态测试的主要项目有：微分非线性误差、积分非线性误差、偏移与增益误差。

1.微分非线性误差（DNL ，Differential nonlin-earity ）理想ADC 器件，相邻两个数据刻度之间，对应模拟电压的差值（步距）都是一样的。

但实际上，相邻两刻度之间的间距不可能都是相等的。

所以，ADC 相邻两刻度之间最大的差异与理想步距的差值，就叫微分非线性DNL ，也称为差分非线性，以LSB 为单位（LSB ，最低有效位，即理论上的最小可分辨模拟电压值，比如1.024V 基准电压，10bit 的ADC ，其LSB 为0.001V ）。

理想器件，DNL 都应该为0LSB ，如图1。

而实际器件，如图2，DNL =（2.2-1）LSB =1.2LSB 。

高速高精度ADC 的测试方法孙承志（是德科技）69ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ（总第238期）２０１９·３·图4频谱分析方法2.积分非线性误差（INL ，Integral nonlinearity ）积分非线性表示了ADC 器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离。

高速ADC的性能参数与测试方法
骆丽娜;杨万全
【期刊名称】《实验科学与技术》
【年(卷),期】2007(5)1
【摘要】随着计算机技术的飞速发展和普及,数据采集系统迅速得以应用.A/D转换器是采集通道的核心,也是影响数据采集系统速率和精度的主要因素.因此对A/D性能的测试变的尤为重要.该文介绍高速ADC的各项性能指标,重点讨论利用仿真软件Matlab和FFT算法仿真分析测试ADC性能的方法.
【总页数】3页(P145-147)
【作者】骆丽娜;杨万全
【作者单位】四川大学电子信息学院,四川,成都,610064;四川大学电子信息学院,四川,成都,610064
【正文语种】中文
【中图分类】TP274.2
【相关文献】
1.SOC芯片中高速ADC的测试方法 [J], 刘炜;张琳;石志刚
2.一种高速ADC动态性能参数测试的新方法 [J], 张永伟
3.下一代光传输系统中超高速ADC芯片性能测试方法 [J], 菅端端;钟明琛
4.线性光电耦合器关键传递性能参数测试方法研究 [J], 高成; 寇震梦; 黄姣英
5.无线电系统基本性能参数的快速空口测试方法 [J], 谭伊;刘列;黎福海;漆一宏;于伟
因版权原因，仅展示原文概要，查看原文内容请购买。