数字电子技术随堂练习答案

格式：doc
大小：356.40 KB
文档页数：11

1. 与二进制数.011相应的十六进制数是（）。

A. (1D4.3)16 B. (1D4.6)16 C. (724.3)16 D. (EA0.6)16

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

2. 与二进制数1101010.01相应的八进制数是（）。

A. (152.2)8 B. (152.1)8 C. (6A.1)8 D. (650.2)8

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

3. 与二进制数.11相应的十进制数为（）。

A. (650.3)10 B. (640.75)10 C. (642.3)10 D. (652.75)10

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

4. 与十六进制数2AD.E相应的十进制数为（）。

A. (680.875) 10 B. (685.14) 10 C. (685.875) 10 D. (671.814) 10

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

5. 与十进制数79相应的二进制数是（）。

A. (1001111)2 B. (1001110)2 C. (1001101)2 D. (1001011)2

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

6. 与十进制数101相应的二进制数是（）。

A. (1100001) 2 B. (1100100) 2 C. (1100101) 2 D. (1100111) 2

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

7. (-1011)2的原码、反码、补码分别是（）。

A. 11011.00100、00101 B. 11011.10100、10101

C. 01011.00100、00101 D. 01011.10100、10101

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

8. 采用二进制补码运算, (-1011-1001)的运算结果, 其补码、原码分别为（）。

A. 101100 010100 B. 001100 110100

C. 001100 0110100 D. 101100 110100

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交） 9. 5421BCD码中表达十进制数9的编码为（）。

A. 1010 B. 1001 C. 1100 D. 1101

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

10. 8421BCD码中表达十进制数9的编码为（）。

A. 1010 B. 1001 C. 1100 D. 1101

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

1. 函数式Y=AB´+A´BD+CD´的对偶式为（）

A. / B. /

C. / D. /

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

2. 运用反演定理写出函数Y=A´D´+A´B´C+AC´D+CD´的反函数Y´为（）。

A. /

B. /

C. /

D. /

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

3. 函数Y(A,B,C)=A´BC+AC´+B´的最小项之和的形式为（）。

A. /

C. /

D. /

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

4. 函数/转换成与非－与非式为（）。

A. /

B. /

C. /

D. /

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

5. 函数F=A'B'+AB转换成或非－或非式为（）。 A. F=(( (AB)'+(A'B')')') '

B. F=(( (A+B)'+(A'+B')')') '

C. F= ( (AB)'+(A'B')')'

D. F= ( (A+B)'+(A'+B')')'

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

6. 某逻辑电路的状态表如图2-1所示, 其输入变量为A, B, C, 输出为F, 则F的逻辑式为（）。

A. F=A'B'C+ABC

B. F=A'BC'+ABC

C. F=A'B'C'+ABC

D. F=AB'C'+ABC

图2-1

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

7. 函数/的卡诺图如图2-2所示, 其最简“与或”表达式为（）。

图2-2

A. /

B. /

C. /

D. /

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

1. 图3-1（a）、（b）、（c）、（d）中74系列TTL门电路的输出状态为低电平的是（）。

A. Y1 B. Y2 C. Y3 D. Y4

/// /

（a）（b）（c）（d）

图3-1

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

2. 图3-2（a）、（b）、（c）、（d）中74HC系列CMOS门电路的输出状态为低电平的是（）。

A. Y1 B. Y2 C. Y3 D. Y4

/// /

（a）（b）（c）（d）

图3-2

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交） 3. TTL或非门多余的输入端在使用时（）。

A. 应当接高电平1 B. 应当接低电平0

C. 可以接高电平1也可以接低电平0 D. 可以与其它有用端并联也可以悬空

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

4. CMOS与非门多余的输入端在使用时（）。

A. 应当接高电平1 B. 可以接低电平0也可以接高电平1

C. 应当接低电平0 D. 可以与其它有用端并联也可以通过一个51W的电阻接地

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

5. 和CMOS电路相比, TTL电路最突出的优势在于（）。

A. 可靠性高 B. 抗干扰能力强 C. 速度快 D. 功耗低

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

6. 和TTL电路相比, CMOS电路最突出的优势在于（）。

A. 可靠性高 B. 抗干扰能力强 C. 速度快 D. 功耗低

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

7. 在TTL门电路中, 能实现“线与”逻辑功能的门为（）。

A. 三态门 B. OC门 C. 与非门 D. 异或门

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

8. 在CMOS门电路中, 三态输出门、OD门、与非门、异或门和非门中, 能实现“线与”逻辑功能的门为（）。

A. OD门 B. 三态门 C. 或非门 D. 异或门

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

9. 门电路中, 能实现总线连接方式的门为（）。

A. OD门 B. OC门 C. 或非门 D. 三态门

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

10. 欲使漏极开路的CMOS 门电路实现“线与”, 则其输出端应当（）。

A. 并联 B. 并联且外接上拉电阻和电源

C. 外接上拉电阻和电源但不需并联 D. 无需并联也无需外接上拉电阻和电源

答题: A. B. C. D. （已提交）答题： A. B. C. D. （已提交）

11. 三态输出的门电路其输出端（）。

A. 可以并联且实现“线与”

不能并联也不能实现“线与”

可以并联但不能实现“线与” D. 无需并联但可以实现“线与”

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

12. 图3-3中由74系列TTL与非门组成的电路中, 门G输出高电平/低电平时流出其输出端的电流分别为（）。已知与非门的输入电流为IIL= -1.6mA, IIH=40uA。

图3-3

A. 3IIH、3IIL B. 3IIH、6IIL C. 6IIH、3IIL D. 6IIH、6IIL

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

13. 图3-4中由74系列TTL或非门组成的电路中, 门G输出高电平/低电平时流出其输出端的电流分别为（）。已知或非门的输入电流为IIL= -1.6mA, IIH=40uA。

图3-4

A. 3IIH、3IIL B. 6IIH、6IIL C. 3IIH、6IIL D. 6IIH、3IIL

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

14. 某集成电路芯片, 查手册知其最大输出低电平VOL(max)=0.5V, 最大输入低电平VIL(max)=0.8V, 最小输出高电平VOH(min)=2.7V, 最小输入高电平VIH(min)=2.0V, 则其低电平噪声容限VNL等于（）。

A. 0.4V B. 0.6V C. 0.3V D. 1.2V

答题: A. B. C. D. （已提交）

答题： A. B. C. D. （已提交）

1. 图4-1中Y的逻辑函数式为（）。

A. /

B. /

C. /

数字电子技术试卷及答案五套

1 数字电子技术试卷

一、选择题：

A组：

1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的

A、00100 B、10100 C、11011 D、11110

２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ B ）

A、逻辑函数的最简与或式 B、逻辑函数的最小项之和

C、逻辑函数的最简或与式 D、逻辑函数的最大项之和

３、在下列逻辑电路中，不是组合逻辑电路的是（ D ）

A、译码器 B、编码器 C、全加器 D、寄存器

４、下列触发器中没有约束条件的是（ D ）

A、基本RS触发器 B、主从RS触发器

C、同步RS触发器 D、边沿D触发器

５、555定时器不可以组成 D

。

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器

６、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为１。

A、有 B、无 C、允许 D、不允许

７、（ D ）触发器可以构成移位寄存器。

A、基本RS触发器 B、主从RS触发器

C、同步RS触发器 D、边沿D触发器

８、速度最快的A/D转换器是（ A ）电路

A、并行比较型 B、串行比较型

C、并－串行比较型 D、逐次比较型

9、某触发器的状态转换图如图所示，该触发器应是( C )

A. J-K触发器

B. R-S触发器

C. D触发器

D. T触发器

10.（电子专业作）对于VHDL以下几种说法错误的是（A ）

A VHDL程序中是区分大小写的。

B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成

C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚

数字电子技术基础试卷及答案

数字电子技术基础试题（一）

一、填空题 : （每空1分，共10分）

1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L =

+ A+ B+ C +D =

。

3 .

三态门输出的三种状态分别为：

、和。

4 . 主从型JK触发器的特性方程 = 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )

1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门 B、与非门 C、异或门 D、OC门

3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）

D、通过电阻接V CC

4.图2所示电路为由555定时器构成的（）。

A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器

5.请判断以下哪个电路不是时序逻辑电路（）。

A、计数器 B、寄存器 C、译码器 D、触发器

6．下列几种A/D转换器中，转换速度最快的是（）。

A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器

B、 D、双积分A/D转换器

7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。

A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器

8．要将方波脉冲的周期扩展10倍，可采用（）。

数字电子技术基础试题及答案

一、填空题：（每空3分，共15分）

1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。

2．将2004个“1”异或起来得到的结果是（）。

3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

4．TTL器件输入脚悬空相当于输入（）电平。

5．基本逻辑运算有: （）、（）和（）运算。

6．采用四位比较器对两个四位数比较时，先比较（）位。

7．触发器按动作特点可分为基本型、（）、（）和边沿型；

8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器

9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。

10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。

11．数字系统按组成方式可分为、两种；

12．两二进制数相加时，不考虑低位的进位信号是（）加器。

13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。

14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。

15．计数器按CP脉冲的输入方式可分为___________和___________。

16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。

17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。

数字电子技术习题解答_杨志忠_第五章练习题_部分

安康学院电子与信息工程系——数字电子技术习题解答

学校内部学习参考资料，请勿外传！电子教研室 wqc328@ 2009年第1页教材：数字电子技术基础（“十五”国家级规划教材）杨志忠卫桦林郭顺华编著

高等教育出版社2009年7月第2版； 2010年1月北京第2次印刷；

第五章集成触发器(部分习题答案)

练习题5解答：（P213页）

【5.1】、由与非门构成的基本RS触发器，S

D和R

D端输入如图P5.1所示波形，试画出Q和Q的

输出波形。设触发器的初始状态为“0”。解题思路：根据基本RS触发器功能分段画图，并要注意与非门的基本RS触发器是低电平有效。当

DS和

DR端同时为有效低电平时，出现强制1态，有效电平同时撤去后（无效高电平）会出现不

定态。（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）

SDR

【5.2】、由或非门构成的基本RS触发器，S

D和R

D端输入如图P5.2所示波形信号，试画出Q和Q

的输出波形。（设触发器的初始状态为“1”）。解题思路：根据基本RS触发器功能分段画图，并要注意或非门的基本RS触发器是高电平有效，

功能与与非门组成的RS触发器功能相同。当R

D和S

D端同时为有效高电平时，出现强制0态，有

效电平同时撤去后（无效低电平）会出现不定态。（不确定的状态，具体的状态取决两个与非门的翻

转速度快慢）

安康学院电子与信息工程系——数字电子技术习题解答

学校内部学习参考资料，请勿外传！电子教研室 wqc328@ 2009年第2页

Q1≥1≥

【5.4】、已知同步RS触发器的输入CP,R和S的电压波形如题P5-4图所示的波形，试画出Q和Q的输出波形。（设触发器的初始状态nQ=0）

解题思路：同步钟控RS触发器是电位型触发器（高电平敏感CP=1），在CP有效触发期间的状

态随输入信号发生变化，n1nQRSQ+=+，约束条件：RS=0，R=S=1时出现1QQ1n1n==++。

下载提示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数字电子技术随堂练习答案

合集下载

数字电子技术试卷及答案五套

数字电子技术基础试卷及答案

数字电子技术基础试题及答案

数字电子技术习题解答_杨志忠_第五章练习题_部分

文档推荐

最新文档