当前位置：文档之家 › 时序逻辑电路的自启动设计

时序逻辑电路的自启动设计

  • 格式：ppt
  • 大小：557.00 KB
  • 文档页数：8

下载文档原格式

  / 8

合集下载

电子电路辅导课件2-6(时序电路)

电子电路辅导课件2-6(时序电路)


同步时序电路的时 钟方程可省去不写。
写 方 程 式
输出方程：
Y Q Q
n 1
n 2
输出仅与电路现态有关， 为穆尔型时序电路。
J 2 Q1n n 驱动方程： J1 Q0 n J 0 Q2
K 2 Q1n K1 Q0n K0 Q
n 2
3
2
求状态方程
JK触发器的特性方程：
26
2.常用的集成计数器
Q0 Q1 Q2 Q 3
1）4位集成二进制同 步加法计数器 74LS161/163
CTT CTP CP 74LS161
CO LD
CR D0
D1 D 2 D3
②CR=1、LD=0时同步置数。 ①CR=0时异步清零。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。 ④CR=LD=1且CPT· P=0时，计数器状态保持不变。 CP
Q
n 1
JQ KQ
n
n
将各触发器的驱动方程代入，即得电路的状态方程：
n n n Q2 1 J 2Q2n K 2Q2 Q1nQ2n Q1nQ2 Q1n n 1 n n n Q1 J1Q1n K1Q1n Q0 Q1n Q0 Q1n Q0 n 1 n n Q0 J 0Q0n K 0Q0 Q2nQ0n Q2nQ0 Q2n
15
n n Q0 1 Q0 n n n Q1n1 ( X Q0 ) Q1n X Q0 Q1n X Q0 Q1n
状态转换表 状态转换图
Q1Q0 X/Z 00 0/1 11 0/0 0/0 1/0 1/0 01 0/0 10
CP
X
第6章 时序逻辑电路

第6章 时序逻辑电路


J 和 K 接为互反，相当于一个D触发器。时钟相连 是同步时序电路。
电路功能： 有下降沿到来时，所有Q端更新状态。
2、移位寄存器 在计算机系统中，经常要对数据进行串并转换，移 位寄存器可以方便地实现这种转换。
左移移位寄存器
•具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器 也就理解了，因位左右本身就是相对的。实际上，左右 移位的区别在于：N触发器的D端是与 Q N+1相连，还是 与Q N-1相连。
第六章 时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计。
状态化简 、分配
用编码表示 给各个状态
选择触发器 的形式
确定各触发器 输入的连接及 输出电路
NO 是否最佳 ？
YES
设计完成
下面举例说明如何实现一个时序逻辑的设计：
书例7-9 一个串行输入序列的检测电路，要求当序
列连续出现 4 个“1”时，输出为 1，作为提示。其他情 况输出为 0。
如果不考虑优化、最佳，以我们现有的知识可以很
第二步： 状态简化
前面我们根据前三位可能的所有组合，设定了 8 个
状态A ~ H，其实仔细分析一下，根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度，将状态简化为
4 个状态：
a
b
c
d
A 000
B 100
D 110
第27讲 时序逻辑电路的分析

第27讲 时序逻辑电路的分析


Y = Q2
第5章
n
时序逻辑电路
J 0 = K 0 = Q2 n n J 1 = K 1 = Q0 n n n J = Q Q ,K = Q 2 1 0 2 2
Q0 n+1 = J 0 Q0 n + K 0Q0 n = Q2 n Q0 n +Q2 nQ0 n = Q0 n Q2 n n n+1 n n n n n n n Q1 = J 1 Q1 + K 1Q1 = Q0 Q1 +Q0 Q1 = Q0 Q1 n+1 Q2 = J 2 Q2 n + K 2Q2 n = Q1nQ0 n Q2 n +Q2 nQ2 n = Q1nQ0 n Q2 n
第5章
时序逻辑电路
第27讲 时序逻辑电路的分析
1
第5章
时序逻辑电路
第5章 时序逻辑电路
5.1 概述 5.2 时序逻辑电路分析
5.3 计数器
5.4 寄存器 5.5 时序逻辑电路设计
2
第5章
时序逻辑电路
5.1
5.1.1
概
述
时序逻辑电路的特点
在组合逻辑电路中，任一时刻的输出信号仅由当时的输 入信号决定，当输入信号发生变化时，输出信号就相应地发
15
第5章
时序逻辑电路
16
第5章
时序逻辑电路
(3) 画状态图和时序图。由状态表可画出电路的状态图
和时序图，如图5.3和图5.4所示。
17
第5章
时序逻辑电路
图5.3 例5-1的状态图
18
第5章
时序逻辑电路
图5.4 例5-1的时序图
19
第5章
数字电子技术基础知识点总结

数字电子技术基础知识点总结


时序逻辑电路分析的一般步骤 :
1. 观察电路的结构，确定电路是同步时序逻辑电路还是 异步时序逻辑电路，是米里型电路还是莫尔型电路。
2. 根据给定的时序电路图,写出下列各逻辑方程式：
(1) 写出各触发器的时钟方程。 (2) 写出时序逻辑电路的输出方程。 (3) 写出各触发器的驱动方程。 (4) 将各触发器的驱动方程代入其特性方程，求得各触发器的次态方 程.
Rb
1
20kΩ
+VCC（ +12V ） RC 1kΩ
3
VO
β=50
2
（a）
（b）
（c）
R b1
1
15kΩ
R b2 51kΩ
+VCC （+12V ） RC 1kΩ
V
3
O
β=50
2
5V
R b1
1
15kΩ R b2
51kΩ
+VCC （+15V ） RC 2kΩ
V
3
O
β=50
2
-3V （d）
-3V （e）
基本定律和恒等式
第四章 触发器
基本要求 1.熟练掌握各类触发器的逻辑功能（功能表、特性方 程、状态转换图、驱动表）。 2. 熟练掌握各种不同结构的触发器的触发特点，并能 够熟练画出工作波形。 3.熟悉触发器的主要参数。 4.熟悉各类触发器间的相互转换。 5.了解各类触发器的结构和工作原理。
1 写出图示各电路的状态方程。
5. 根据逻辑函数 表达式画出逻辑 电路图。
第三章 组合逻辑模块及其应用
基本要求 1.熟练掌握译码器、编码器、数据选择器、数值比 较器的逻辑功能及常用中规模集成电路的应用。 2.熟练掌握半加器、全加器的逻辑功能，设计方法。 3.正确理解以下基本概念：
时序逻辑电路设计

时序逻辑电路设计

时序逻辑电路设计
时序电路设计又称时序电路综合，它是时序电路分析的逆过程，即依据给定的规律功能要求，选择适当的规律器件，设计出符合要求的时序规律电路，对时序电路的设计除了设计方法的问题还应留意时序协作的问题。

时序规律电路可用触发器及门电路设计，也可用时序的中规模的集成器件构成，以下我们分别介绍它们的设计步骤。

1.用SSI器件设计时序规律电路
用触发器及门电路设计时序规律电路的一般步骤如图所示。

（1）由给定的规律功能求出原始状态图：首先分析给定的规律功能，从而求出对应的状态转换图。

这种直接由要求实现的规律功能求得的状态转换图叫做原始状态图。

（2）状态化简：依据给定要求得到的原始状态图很可能包含有多余的状态，需要进行状态化简或状态合并。

状态化简是建立在状态等价这个概念的基础上的。

（3）状态编码、并画出编码形式的状态图及状态表：在得到简化的状态图后，要对每一个状态指定1个二进制代码，这就是状态编码（或称状态安排）。

（4）选择触发器的类型及个数：
（5）求电路的输出方程及各触发器的驱动方程：依据编码后的状态表及触发器的驱动表可求得电路的输出方程和各触发器的驱动方程。

（6）画规律电路，并检查自启动力量。

2.用MSI中规模时序规律器件构成时序规律电路
用中规模时序规律器件构成的时序功能电路主要是指用集成计数器构成任意进制计数器。

构成任意进制计数器的方法有两种：一种是置数法，另一种是归零法。

第4章 时序逻辑电路

第4章 时序逻辑电路



建立时间tsetup：输入信号D在时钟边沿到达前需稳定的时间

保持时间thold ：输入信号D在时钟边沿到达后需继续稳定的时间
20
2.4 D触发器

带使能端的D触发器：通过使能端EN信号来控制是否在时钟信号的触
发边沿进行数据的存储。
2选1
多路复用器
EN有效（=1） 选择外部D输入
EN无效（=0） 保持触发器当前的输出

D锁存器状态表、状态图和特征方程
状态转移表

D
Q*
0
1
0
1
D锁存器的时序图
特征方程：Q* = D（C=1）
状态图
D=1
D=0
0
1
D=1
D=0
D
C
Q
18
2.4 D触发器

由一对主、从D锁存器构成
主

D触发器符号
CLK
从
主锁存器
从锁存器
L
写入
不变
上升沿
锁存
开始写入
H
不变
写入
从锁存器只在时钟CLK的上升沿到来时采样主锁存器的输出QM的
• 输出逻辑模块G ：输出函数（现态和外部输入的逻辑函数）
Mealy型：输出依赖于当前状态和当前输入信号
Moore型：输出仅依赖于当前状态，和当前输入信号无关
输出=G(现态,输入)
标准脉冲信号
属于Mealy型时序逻辑电路
6
1.2 时序逻辑电路基本结构


Moore型：输出信号仅依赖于当前状态。
输出=G(现态)


在置位态下，若R输入变为高电平，则经过两级门延迟变为复位态
时序逻辑电路的自启动设计

时序逻辑电路的自启动设计

时序逻辑电路旳自开启设计
——能够经过修改卡诺图化简方案旳措施 使电路具有自开启功能。
例1 设计一种七进制计数器，要求它能够自开启。 已知该计数器旳状态转换图及状态编码如下图：
Introduction
根据状态转换图，能够得到：
按照卡诺图化简旳最简 要求可得到方程：
Q1n+1 = Q2 Q3 Q2n+1 = Q1 Q3n+1 = Q2
Q1n+1 = Q2 Q3 Q2n+1 = Q1 + Q2 Q3 Q3n+1 = Q2，
Introduction
修改后旳电路状态转换图如下：
Introduction
例2 设计一种能自开启旳3位环形计数器。要求 它旳有效循环状态为100010 001 100
解：根据题目要求旳状态循环，电路旳状态转 换图和次态卡诺图如图：
Introduction
实际上，涉及在圈里旳任意项取为1，而在圈外旳任意项取 为0。即无效状态旳次态已被指定。 若这个指定旳次态属于有效循环中旳状态，电路能够自开 启；反之则不能够自开启。 后者能够经过修改指定状态（即变化方程旳化简方式）使 其具有自开启功能。 为使电路能够自开启，可将000旳次态指定为一种有效状 态：010，得到修改正旳状态方程为：
➢逻辑图如下：
Introduction
为保持移位寄存器内部构造不变，只允 许修改第一位触发器旳输入。所以修改Q1,
n+1 = Q1 Q2 Q2n+1 = Q1 Q3n+1 = Q2
Introduction
若选用D触发器构造此计数器，驱动方程为： D1 = Q1n+1 = Q1 Q2 = Q1 + Q2 D2 = Q2n+1 = Q1 D3 = Q3n+1 = Q2
数电第六章时序逻辑电路

数电第六章时序逻辑电路


• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
时序逻辑电路

时序逻辑电路


输出 F
0 0 0 0 0 1 0 1
/0
100
/0 /0
011
正常情况下，触发器状态在000～101循环， 但若由于干扰使电路的状态为110或111， 也可以在1、2个时钟后回到以上的主循环。
这称为电路具有自启动能力
例2.2
分析图示时序逻辑电路
解：状态表的另一种形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
0 0 0
0
可见，每来一个CP脉冲触发器作加1计算，每6个脉冲一个循环，所以这是一个6进 制加法计数器。
例2.2
分析图示时序逻辑电路
解：状态表的另一种 形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
F
0 0 0 0 0 1
画时序图：
CP Q1 Q2 Q3
J1 X J 2 XQ 1 K 1 XQ 2 K2 X
Q
n 1
JQ
n
KQn
得到各触发器的次态方程：
Q Q
n 1 1 n 1 2
X Q 1 XQ 2 Q 1 X Q 2 Q 1 XQ 2
例2.4
ቤተ መጻሕፍቲ ባይዱ
分析图示时序逻辑电路
Q Q
输入
X 0 0 0 0 1 1 1
时序逻辑电路
1 2 3 4 5 6 时序逻辑电路的基本概念 时序逻辑电路的分析 同步时序电路的设计 计数器 寄存器 算法状态机
时序逻辑电路
数字电路分为 1. 组合电路： 2. 时序电路：
电路在某一给定时刻的输出 还取决于前一时刻电路的状态
试析时序逻辑电路的自启动设计

试析时序逻辑电路的自启动设计


无法 正常 工作 。可 以采 用两 种方法 确 保 电路具 备 自启 动能 力 ： 诺 图化 简分析 和状 态 图拆开 分析 。 卡
一
、
卡 诺 图化简 分 析
ＱＱ ：：
ｎ
／ ／ ０ ０
００ ＋ ０ｌ ０１ ＿ ０ — ｌ １ ０ １ Ｏ ｌ Ｏ — ｌ １ １ ｜ Ｑ
ｍｅ ｄ ａ ａｙ ｉ ａ ｄ ｓ ｔ ｃ ａ ｎ ａ ｅｉ ｇ ａ ａｌｓｓｃ ｎ ｒ ａｉｅｓ ｌ ｓ ｒｉ ｇｄ ｓ ｎ ｏ ｅ ｓ ｑ ｅ ｔ ｌ ｏ ｉ ｉ ｕ ｔ Ｔ ｅ ｅ ｓ ｎ ｅ ｏ ￣ｏ ｎ ｌｓｓ ｎ ｔ ｅ ｈ ｒ ｒ ｖ ｌ ｎ ｔ ｉ ａ ｅ ｌ ｅ － ｔ ｔ ｅ ｉ ｆ ｈ ｅ ｕ ｎ ｉ ｇｃ ｃｒ ｉ ｈ ｓｅ ｃ ｆ ｗｏ ａ ｕ ｎ ｙ ｚ ｆ ａ ｎ ｇ ｔ ａｌ ｃ ． ｔ
试 析 时序 逻 辑 电路 的 自启 动 设 计
陈 华
（ 贵州 大学 ， 贵州 贵 阳 ５００辑 电路 时 ， 常需要 确保 电路 具 有 自启 动能 力 。卡诺 图化 简分析 和状 态图拆 在 经
开分析 均 可 实现 时序 逻辑 电路 的 自启动 设计 。 两种方 法的 实质 均是指 定无 效状 态的次 态为 某一 有效 状
收稿 日期 ：０ ９ ７ １ ２ ０ —０ — ０
作者简介： 陈华（９ １７
学与研 究。
・
）女 ， Ｉ ， 贵州兴义人 ， 兴义民族师范学院物理 系讲师 ， 主要从事 电子技 术教
１ ４・ ０
２１ ０ ０薤 按 设计 要求 列真 值表 ：
陈 华
试析 时 序逻辑 电路 的 自启 动设 计
ｍｅｈｏ ｓａｅ ｄ ｓｇ ｔｄ ｉ ａｉ ｔ ｔ ｏ ｎ ｅ ｅ ｔｖ ｔｔ ， ｕｔｉ ｈ ｅｏ ｐｅ ｉ ｃａ ｄ ｄｆｅ ｅ ｃ ｓ ｔ ｄ ｒ ｅ ｉｎａｅ ｎｖ ｌ ｓａｅｆｒａ ｆ ｃ ｉｅｓａｅ ｂ ｎｔ ｅｕｓ ｆｓ ｃｆ ｎ ｉ ｒ ｎ ｅ ． ｄ ｉ
第6章 时序逻辑电路

第6章 时序逻辑电路

时序逻辑电路的特点？ 寄存器分类？
８位二进制数码需几个触发器来存放？
2021/8/5
37
计数器：用以统计输入时钟脉冲CLK个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。
2021/8/5
7
2. 状态表
反映输出Z、次 态Q*与输入X、现 态Q之间关系的 表格。
2021/8/5
8
3. 状态图
标注：输入／输出
反映时序电路 箭尾： 状态转换规律， 现态
及相应输入、
输出取值关系
的图形。
箭头： 次态
2021/8/5
2021/8/5
时钟方程、 2
驱动方程和
状态方程
输出方程
3
5 状态图、 状态表或
时序图ห้องสมุดไป่ตู้
4
计算
11
例
1 时钟方程：C2 L C K 1 L C K 0 L C K同钟L 步方时程K 序可电省路去的不时写。
写 输出方程： YQ'1Q2 输出仅与电路现态有关，
方
为穆尔型时序电路。
程 式
驱动方程：JJ21
Q1 Q0
K2 Q1' K1 Q0'
2021/8/5
J0 Q2'
K0 Q2
12
2 求状态方程
JK触发器的特性方程：
JJ21
Q1

第5章 时序逻辑电路


第5章 时序逻辑电路 ①时钟方程：
CP0=CP
n Z Q1n Q0
CP1=Q0
②输出方程：
③各触发器的驱动方程：
n D0 Q0
D1 Q1n
（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态 方程：
Q0
Q1
现 0 1 1 0 态 0 1 0 1
n 1
n D0 Q0
（CP由0→1时此式有效） （Q0由0→1时此式有效）
/0
001
/0 010 /0
011 /0
/Y
6） 时序图
CP Q1 Q2 Q3 1 2
/1 110 /0 101 /0 100
7、分析电路的功能 t
0 0
t
1 0
1 0
t
t t
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。
8、检查自启动 由状态转换表知，此 电路能自启动。
的输入端。
Q0 串行 输出 D0 FF0 1D
∧
并
行 Q1
输 Q2
出 Q3 DI 串行 输入 Q
FF1 Q D1 1D
∧
FF2 Q D2 1D
∧
FF3 Q D3 1D
∧
C1
C1
C1
C1
R CP CR
R
R
R
2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制 端S便构成既可左移又可右移的双向移位寄存器。
Vcc Q0 Q1 Q2 Q3 CP
16 15 14 13 12 11
S1 S0
10 9
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL

同步时序逻辑电路的自启动设计

同步时序逻辑电路的设计方法
（一）逻辑抽象，得出电路的转换图或状态转换表（1）分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数；
（2）定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态按顺序编号；
（3）按照题意列出状态转换表或画出电路的状态转换图；
（二）状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态，可以合并。

（三）状态编码
首先，确定触发器的数目n。

n个触发器共有2^n种状态，所以为获得时序电路所需的M个状态，必须取2^（n-1）<M≤2^n。

比如有5种状态，n取3.
其次，要给每个电路状态规定对应的触发器状态组合。

（四）选定触发器类型，求出电路的状态方程、驱动方程和输出方程
（五）根据得到的方程式画出逻辑图
（六）检查设计的电路能否自启动
上述设计的流程图如下：。

时序逻辑电路


第6章 时序逻辑电路
20
2）列出电路的状态方程
J1 Q3 K1 1 CP CP 1 J 2 K 2 1 CP2 Q1 J 3 Q1Q2 K 3 1 CP3 CP
Q
n 1
J Q KQ
n
n
Q1n 1 Q1 Q3 n 1 Q2 Q2 n 1 Q3 Q1Q2 Q3
第6章 时序逻辑电路 46
（3）减法计数器 由此得出规律，若用T触发
74LS194
CR DSR D0 D1 D2 D3 DSLGND
5V 1
第6章 时序逻辑电路
SB
清零
34
6.3.2 计数器
计数器是数字系统中使用最多的时序电路。
功能：计算输入脉冲CP的个数；
应用：计数、分频、定时、产生脉冲序列及节拍
脉冲，进行数字运算等。
第6章 时序逻辑电路
35
计数器分类 按计数增减分为
40
第6章 时序逻辑电路
3
6.1 概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
第6章 时序逻辑电路
4
时序逻辑电路结构上的特点
1、 包含组合电路和存储电路两部分
2、存储电路的输出反馈到组合电路的输入端。
第6章 时序逻辑电路
6.2.1 同步时序逻辑电路分析方法 时序电路的分析：
找出电路的状态和输出状态在输入变量和时钟 信号的作用下的变化规律，即已知逻辑图说明 其逻辑功能。
步骤 ： 1、写方程：根据逻辑电路图写出各触发器的
时钟方程、驱动方程、输出方程

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。

三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。

除清零为同步外，其他功能与74LSl61相同。

二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D0 ××××（）××××0 0 0 0 异步清零1 0 ××D A D B D C D D D A D B D C D D同步置数1 1 0 ××××××保持数据保持1 1 ×0 ×××××保持数据保持1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。

第二类是由集成二进制计数器构成计数器。

第三类是由移位寄存器构成的移位寄存型计数器。

第一类，可利用时序逻辑电路的设计方法步骤进行设计。

时序逻辑电路的自启动设计


自启动设计的原理
初始状态设置
根据时序逻辑电路的功能需求， 预先设置一个稳定的初始状态， 确保电路在启动时能够自动进入 该状态。
反馈机制
利用时序逻辑电路内部的反馈机 制，将输出信号反馈到输入端， 通过正反馈或负反馈实现自启动。
时钟信号控制
利用时钟信号控制时序逻辑电路 的状态转换，确保在时钟信号的 驱动下，电路能够按照预设的时 序逻辑关系进行状态转换。
时序逻辑电路的功能描述
01
02
03
04
状态转换图
描述触发器状态的转换过程， 以及转换条件。
状态方程
描述触发器状态的数学表达式 ，以及触发器状态的转换规则
。
输出方程
描述时序逻辑电路的输出与触 发器状态之间的关系。
驱动方程
描述时钟信号如何驱动触发器 状态转换。
02
自启动设计原理
自启动设计的必要性
保证电路可靠运行
03
时序逻辑电路的自启动 设计
初始状态的设计
总结词
确定初始状态
详细描述
在自启动设计中，首先需要确定电路的初始状态。初始状态是电路开始工作时 所处的状态，对于时序逻辑电路来说，初始状态通常由一组特定的输入信号和 存储元件的初始值来确定。
状态转移条件的设计
总结词
定义状态转移条件
详细描述
状态转移条件是指触发状态转换的输入信号或存储元件状态的改变。在自启动设 计中，需要明确规定状态转移的条件，以确保电路能够正确地响应输入信号的变 化，并按照预期的逻动设计来保持，以确保计数的 连续性和准确性。
03
自启动设计通过在计数器中加入 适当的触发器和存储器，实现了
计数器的自动复位和初始化。
04

[题51] 分析图P51时序电路的逻辑功能,写出电路的驱动方程

[题5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态；转换图，说明电路能否自启动。

[题5.2] 试分析图P5.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A为输入逻辑变量。

[题5.3] 分析图P5.5的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

[题5.4] 试画出用4片74LS194组成16位双向移位寄存器的逻辑图。

74LS194的功能表见
表5.3.2。

[题5.5] 分析图P5.8的计数器电路，说明这是多少进制的计数器。

十进制计数器74160的功能表见表5.3.4。

[题5.6] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。

十六进制计数器74LS161的功能表如表5.3.4所示。

[题5.7] 试分析图P5.15计数器电路的分频比（即Y与CP的频率之比）。

74LS161的功能
表见表5.3.4。

[题5.8] 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。

[题5.9] 设计一个自动售邮票机的逻辑电路。

每次只允许投入一枚五角或一元的硬币，累计投入两元硬币给出一张邮票。

如果投入一元五角硬币以后再投入一枚一元硬币，则给出邮票的同时还应找回五角钱。

要求设计的电路能自动启。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Introduction
修改后的电路状态转换图如下： 修改后的电路状态转换图如下：
Introduction
设计一个能自启动的3位环形计数器 位环形计数器。 例2 设计一个能自启动的 位环形计数器。要求 它的有效循环状态为100→010 → 001 → 100 它的有效循环状态为 → 根据题目要求的状态循环， 解：根据题目要求的状态循环，电路的状态转 换图和次态卡诺图如图： 换图和次态卡诺图如图：
Introduction
பைடு நூலகம்
为保持移位寄存器内部结构不变， 为保持移位寄存器内部结构不变，只允 许修改第一位触发器的输入。所以修改Q 许修改第一位触发器的输入。所以修改Q1, 得到修改后的次态卡诺图如下： 得到修改后的次态卡诺图如下：
修改后的状态方程如： 修改后的状态方程如： Q1n+1 = Q1 Q2 Q2n+1 = Q1 Q3n+1 = Q2
时序逻辑电路的自启动设计
——可以通过修改卡诺图化简方案的方法 可以通过修改卡诺图化简方案的方法 使电路具有自启动功能。 使电路具有自启动功能。
例1 设计一个七进制计数器，要求它能够自启动。 设计一个七进制计数器，要求它能够自启动。 已知该计数器的状态转换图及状态编码如下图： 已知该计数器的状态转换图及状态编码如下图：
Introduction
如只考虑使状态方程最简单， 如只考虑使状态方程最简单，则可将卡诺 图化简得到最简单的形式： 图化简得到最简单的形式： Q3Q2Q1的无效状态 Q1n+1 = Q3 000、011、101、 000、011、101、 Q2n+1 = Q1 110、111分别带入 110、111分别带入 ，得到如下图中的 Q3n+1 = Q2 实线链连接的状态 转换图。 转换图。 显然设计的电路不能自启动
Introduction
若选用D触发器构造此计数器，驱动方程为： 若选用 触发器构造此计数器，驱动方程为： 触发器构造此计数器 D1 = Q1n+1 = Q1 Q2 = Q1 + Q2 D2 = Q2n+1 = Q1 D3 = Q3n+1 = Q2 逻辑图如下： 逻辑图如下：
Introduction
Introduction
根据状态转换图，可以得到： 根据状态转换图，可以得到：
按照卡诺图化简的最简 要求可得到方程： 要求可得到方程： Q1n+1 = Q2 ⊕ Q3 Q2n+1 = Q1 Q3n+1 = Q2
Introduction
实际上，包括在圈里的任意项取为1 实际上，包括在圈里的任意项取为1，而在圈外的任意项 取为0 即无效状态的次态已被指定。 取为0。即无效状态的次态已被指定。 若这个指定的次态属于有效循环中的状态， 若这个指定的次态属于有效循环中的状态，电路可以自启 反之则不可以自启动。 动；反之则不可以自启动。 后者可以通过修改指定状态（即改变方程的化简方式） 后者可以通过修改指定状态（即改变方程的化简方式）使 其具备自启动功能。 其具备自启动功能。 为使电路能够自启动，可将000的次态指定为一个有效状 为使电路能够自启动，可将000的次态指定为一个有效状 000 010，得到修改过的状态方程为： 态：010，得到修改过的状态方程为： Q1n+1 = Q2 ⊕ Q3 Q2n+1 = Q1 + Q2 Q3 Q3n+1 = Q2， ，