自我检测题答案
- 格式：pdf
- 大小：371.61 KB
- 文档页数：3
《数字电路》第2版自我检测题参考答案
第1章自我检测题
1．11010.001，1A.2 2．1100100.1111 3．137.32 ，95.40625 4．5B.2B 5．110111 6．010*********，011110111001，7．0101.00010100 8．93 9．与10．1 11．0 12．0 ，1 13．0 ，1 14．真值表15．逻辑表达式16．代入17．18．（AB+ABC+（A+B）（C+D））E 19．
20．21．∑m（1,3,9,11,12,13,14,15）。
22．不会出现23．∑m（0，2，5）。
24．并行语句，顺序语句25．并行26．信号27．顺序语句，并行语句
28．进程语句29．常数、变量和信号，30．C 31．A 32．A 33．A 34．D 35．B 36．A 37．D 38．B 39．B 40．D 41．C 42．C 43．D 44．D 45．A 46．D 47．A 48．A 49．D 50．B 51．B 52．B 53．B 54．B 55．C 56．D 57．D 58．C 59．A 60．C 61．D 62．A 63．D 64．C 65．D 66．B 67．A 68．D 69．A 70．D
第2章自我检测题
1．提高速度，改善负载特性。
2．接高电平，接电源，与其它信号引脚并在一起。
3．接低电平，接地，与其它信号引脚并接在一起。
4．高。
5．很低，增加。
6．上拉电阻
7．高阻态。
8．任何时刻只能有一个门电路处于工作态。
9．OD门，三态门；
10．数字，模拟。
11．肖特基三极管，有源泄放电路。
12．答：不能正常工作，因为，当反相器输入电压为1/2VDD时，将出现两只管子同时截止的现象，这是不允许的。
13．答：可以。
在反相器的两端跨接了一个反馈电阻Rf就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以Rf上没有压降，静态时反相器必然工作在vI=vO的状态，vI=vO=VT=VDD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．解：根据公式PD=（CL+CPD）VDD2f，电源的变化对功耗影响更大。
15．解：应考虑以下参数：VOH（min）、VIH（min）、VOL（max）、VIL（max）、IOH（max）、IOL（max）、IIH（max），IIL（max），这些参数应满足以下条件：
VOH（min）≥VIH（min）,VOL（max）≤VIL（max）, ≥nIIH（max）IOL（max）≥m
16．D 17．D 18．A 19．B 20．C 21．A 22．D 23．D 24．A 25．B
第3章自我检测题
1．有关, 无关2．竞争冒险3．010 4．11111101 5．数据分配器6．数据选择器7．8．全加器9．×10．C 11．A 12．A 13．B 14．D 15．D 16．C 17．B 18．A 19．B 20．C
第4章自我测验题
1．A 2．B 3．B 4．D 5．B 6．D 7．B 8．B 9．D 10．D 11．C 12．B
13．D 14．A 15．A 16．C 17．D 18．D 19．D 20．B 21．B 22．B 23．B 24．D
第5章自我检测题
1．答：采用同一个地址存放的一组二进制数，称为字。
字的位数称为字长。
习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n×m 位。
2．答：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。
但是掉电后数据丢失。
ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入，
3．答：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。
动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。
根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。
因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。
4．答：容量大，掉电后数据不会丢失。
5．答：8根地址线，8根数据线。
其容量为256×8。
6．答：
（1）FPGA可以达到比CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。
FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而积项丰富的结构。
在编程上FPGA比CPLD具有更大的灵活性；CPLD功耗要比FPGA大；且集成度越高越明显；CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。
CPLD的编程工艺采用E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。
而基于SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片,且使用方法复杂，保密性差。
（2）Altera，lattice，xilinx，actel
7．地址，数据。
8．D 9．B 10．A 11．D 12．A
第6章自我检测题
1．重触发，不可重触发，可重触发, 暂稳态
2．解：（1）×（2）×（3）√（4）×（5）×
3．（a）二进制计数器；（b）施密特触发器；（c）单稳态触发器；（d）六进制计数器。
4．C 5．D 6．B 7．B 8．D 9．A 10．C 11．D 12．C
第7章自我检测题
1．D/A转换器，A/D转换器。
2．A/D转换器。
3．采样。
4．双积分型，逐次逼近型
5．分辨率。
6．B 7．A 8．C
9．答：D/A转换器的转换误差是一个综合性的静态性能指标，通常以偏移误差、增益误差、非线性误差等内容来描述转换误差。
偏移误差是指D/A转换器输出模拟量的实际起始数值与理想起始数值之差。
增益误差是指实际转换特性曲线的斜率与理想特性曲线的斜率的偏差。
D/A转换器实际的包络线与两端点间的直线比较仍可能存在误差，这种误差称为非线性误差。
10．答：权电阻型D/A转换器的精度取决于权电阻精度和外接参考电源精度。
由于其阻值范围太宽，很难保证每个电阻均有很高精度，因此在集成D/A转换器中很少采用。
R-2R网络型D/A转换器电阻网络中只有R和2R两种阻值的电阻，且比值为2。
虽然集成
电路技术制造的电阻值精度不高，但可以较精确地控制不同电阻之间的比值，从而使R-2R 网络型D/A转换器获得较高精度。
权电流型D/A转换器可以消除模拟开关导通电阻产生的影响。
同时可获得较高的转换速度。
11．答：Σ－Δ模／数转换器由1个差分放大器、一个积分器、1个比较器、1个1bit的DAC 和数字滤波器组成。
差分放大器：将输入信号vI减去来自1位DAC的反馈信号得到误差信号，ve= vI－vf。
积分器：积分器对误差信号ve进行积分。
电压比较器：当积分器的输出电压vg＞0V时，输出vg＇为高电平（逻辑1）；当vg≤0V时，vg＇为低电平（逻辑0）。
实际上，该电压比较器可以看成是1位的ADC。
1位的DAC：由一模拟选择开关构成。
当输入为逻辑1时，把输出端vf接+VREF；当输入为逻辑0时，把输出端vf接地。
在采样信号CP的作用下，D触发器的Q端送出一串行的数字序列c。
此串行的数字序列经数字抽取滤波器滤波，从而获得并行n位数字量输出。
12．答：逐次逼近型A/D转换器的优点是电路结构简单，构思巧妙，转换速度较快（只需要n+2个CP周期，n是位数），所以在集成A/D芯片中用得最多。
由于位数越多，转换时间越长，因此，分辨率在14位至16位，速率高于几Msps的逐次逼近ADC非常少见。
并行比较型A/D转换器虽然具有转换速度极高的优点，但n位的A/D转换器需要提供2n-1个比较器。
Σ-Δ转换器中的模拟部分非常简单（类似于一个1bit ADC），而数字部分要复杂得多，按照功能可划分为数字滤波和抽取单元。
由于更接近于一个数字器件，Σ-ΔADC的制造成本非常低廉。
