下载文档原格式
EDA技术课程设计报告六位频率计的设计一概述1.1设计背景及意义技术是以大规模为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计，通过有关的开发软件，自动完成用软件设计的系统到硬件系统的设计，最终形成集成电子系统或专用的一门新技术。
其设计的灵活性使得EDA技术得以快速发展和广泛应用。
在电子领域内，频率是一种最基本的参数，并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。
由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。
因此，频率的测量就显得尤为重要，测频方法的研究越来越受到重视。
频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。
在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
在计算机及各种数字仪表中，都得到了广泛的应用。
在CMOS电路系列产品中，数字频率计时量程最大、品种很多的产品，是计算机、通讯设备、音频视频的科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。
因此，频率的测量就显得更为重要。
本设计设计6位频率计，以触发器和计数器为核心，由信号输入、触发、计数、数据处理和数据显示等功能模块组成。
本次采用QuartusII的宏元件和VHDL 语言设计两种方法来设计6位频率计，提高了测量频率的范围。
1.2设计任务与要求1.21设计任务:采用原理图设计并制作六位十进制频率计，用VHDL语言方法设计并制作六位十六进制频率计。
1.22设计要求:a)参考信号频率为1Hz;b)测量频率范围：六位十进制频率计：1Hz~100kHz；六位十六进制频率计：1Hz~4MHz；c)结果能用数码显示器显示二六位频率计的工作原理2.1频率计的设计框图数字频率计的关键组成部分包括测频控制、、锁存器、译码驱动和显示电路，其原理框图如图1所示。
目录1、前言........................................................................................................... - 2 -1.1 EDA技术介绍.............................................. - 2 -1.2 Verilog HDL简介.......................................... - 2 -1.3 数字频率计概述........................................... - 3 -2、总体方案设计 ............................................................................................ - 4 -2.1设计内容.................................................. - 4 -2.2设计方案比较.............................................. - 5 -2.3方案论证.................................................. - 6 -3、单元模块设计 ............................................................................................ - 7 -3.1 放大整形电路............................................. - 7 -3.2 时基电路................................................. - 8 -3.3 计数模块................................................. - 9 -3.4 分频模块 (13)3.5 门控模块 (15)3.6 锁存模块 (17)3.7 译码显示模块 (18)4、系统总体设计及调试 (20)4.1 顶层电路 (20)4.2 仿真及调试 (21)5、特殊器件的介绍 (22)5.1 CPLD器件介绍 (22)5.2 FPGA器件介绍 (22)5.3 EP1K30TC144器件介绍 (23)6、总结 (24)6.1设计小结 (24)6.2设计收获 (24)6.3设计改进 (24)6.4 致谢 (25)参考文献 (25)1、前言1.1EDA技术介绍EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
eda的频率计课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学生能描述频率计的工作原理，了解其主要组成部分；3. 学生能掌握频率计的电路设计方法，并了解其在实际应用中的重要性。
技能目标：1. 学生能运用所学知识，使用EDA软件进行频率计的电路设计；2. 学生能通过实验操作，搭建并调试频率计电路，提高实际动手能力；3. 学生能分析实验数据，解决频率计使用过程中出现的问题。
情感态度价值观目标：1. 学生对电子设计产生兴趣，培养创新意识和实践能力；2. 学生养成合作学习的习惯，提高团队协作能力；3. 学生认识到频率计在科技发展中的重要作用，增强社会责任感和使命感。
分析课程性质、学生特点和教学要求，本课程目标旨在使学生在掌握基本理论知识的基础上，通过实践操作，提高电子设计能力。
课程目标具体、可衡量，以便学生和教师能够清晰地了解课程的预期成果。
后续教学设计和评估将围绕这些具体学习成果展开。
二、教学内容本章节教学内容围绕以下三个方面进行选择和组织：1. 理论知识学习：- 电子设计自动化（EDA）基本概念及发展历程；- 频率计的工作原理及主要组成部分；- 频率计电路设计的基本方法。
教学内容关联课本第3章“电子设计自动化”及第4章“频率计的设计与应用”。
2. 实践操作环节：- 使用EDA软件进行频率计电路设计；- 搭建并调试频率计电路；- 分析实验数据，解决实际问题。
实践操作环节与课本第5章“实验与实训”相结合。
3. 教学大纲安排：- 第一周：学习EDA基本概念、发展历程，了解频率计的工作原理及主要组成部分；- 第二周：学习频率计电路设计方法，进行EDA软件操作训练；- 第三周：分组进行频率计电路设计，搭建和调试电路，分析实验数据。
教学内容具有科学性和系统性，确保学生在掌握理论知识的基础上，通过实践操作提高电子设计能力。
4. 教材章节及内容列举：- 第3章 电子设计自动化：3.1节、3.2节、3.3节；- 第4章 频率计的设计与应用：4.1节、4.2节、4.3节；- 第5章 实验与实训：5.1节、5.2节、5.3节。
eda频率计课程设计一、课程目标知识目标：1. 让学生理解EDA（电子设计自动化）的基本概念，掌握频率计的设计原理；2. 学会运用已学的电子元件和电路知识，设计并搭建一个简单的频率计；3. 掌握频率计在电子测量中的应用，了解其重要性和实际意义。
技能目标：1. 培养学生动手操作能力，能正确使用电子仪器和工具进行电路搭建；2. 提高学生问题解决能力，通过团队协作，设计和调试频率计电路；3. 培养学生运用EDA软件进行电路仿真和优化设计的能力。
情感态度价值观目标：1. 培养学生对电子设计的兴趣和热情，激发创新意识；2. 培养学生团队协作精神，学会倾听、沟通、分享和合作；3. 增强学生环保意识，了解电子产品的绿色设计和可持续发展。
分析课程性质、学生特点和教学要求，本课程将目标分解为以下具体学习成果：1. 学生能独立完成频率计电路的设计和搭建；2. 学生能运用EDA软件进行电路仿真，优化设计方案；3. 学生在团队协作中，发挥个人特长，共同解决问题；4. 学生通过课程学习，增强对电子设计领域的认识和兴趣，培养良好的情感态度价值观。
二、教学内容根据课程目标，教学内容主要包括以下几部分：1. EDA基本概念与频率计原理- 介绍EDA的基本概念、作用及其在电子设计中的应用；- 讲解频率计的工作原理、分类及其在电子测量中的重要性。
2. 电子元件与电路知识- 复习已学的电子元件（如电阻、电容、二极管、晶体管等）及其特性；- 梳理相关电路知识（如放大电路、滤波电路等）在频率计设计中的应用。
3. 频率计设计与搭建- 分析频率计电路的设计方法，引导学生运用所学知识进行设计；- 实践操作，指导学生正确搭建频率计电路，并进行调试。
4. EDA软件应用与电路仿真- 介绍EDA软件的基本功能，教授学生如何进行电路仿真和优化设计；- 指导学生运用EDA软件完成频率计电路的仿真，提高设计效率。
5. 团队协作与问题解决- 培养学生团队协作能力，分工合作完成频率计设计任务；- 引导学生学会分析问题、解决问题，提高实际操作能力。
《 E D A 频率计》课程设计报告专业：班级：姓名：指导教师：年月日目录一、课程设计目的 (2)二、课程设计题目描述和要求 (2)三、课程设计报告内容 (2)四、总结 (8)附录 (9)参考书目 (10)引言在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更加重要。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL 等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
一、课程设计目的熟悉各种软件如Quartus II 6.0的使用；通过EDA的试验设计，加深我们对FPGA的了解；熟悉FPGA的工作原理和试验环境，知道FPGA的开发流程；通过设计小型试验项目学会仿真和硬件测试的基本方法。
二、课程设计题目描述和要求2.1、课程设计题目描述1)设计一个能测量方波信号的频率的频率计。
2)测量的频率范围是1 999999Hz。
3)结果用十进制数显示。
4)按要求写好设计报告。
2.1、课程设计要求1)脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为，f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。
所以，在1秒时间内计数器所记录的结果，就是被测信号的频率。
2)被测频率信号取自实验箱晶体振荡器输出信号，加到主控门的输入端。
3)再取晶体振荡器的另一标准频率信号，经分频后产生各种时基脉冲：1ms，10ms，0.1s，1s等，时基信号的选择可以控制，即量程可以改变。
4)时基信号经控制电路产生闸门信号至主控门，只有在闸门信号采样期间内(时基信号的一个周期)，输入信号才通过主控门。
5)f=N/T，改变时基信号的周期T，即可得到不同的测频范围。
6)当主控门关闭时，计数器停止计数，显示器显示记录结果，此时控制电路输出一个置零信号，将计数器和所有触发器复位，为新的一次采样做好准备。
eda课程设计 数字频率计一、课程目标知识目标：1. 学生能够理解并掌握数字频率计的基本原理，包括频率的概念、测量方法及其在电子工程中的应用。
2. 学生能够运用所学知识，分析并识别EDA（电子设计自动化）软件中与数字频率计相关的元件和模块。
3. 学生能够运用电子元件搭建简单的数字频率计电路，并描述其工作过程。
技能目标：1. 学生能够运用EDA软件进行数字频率计电路的设计、仿真和调试，具备实际操作能力。
2. 学生能够通过小组合作，解决在数字频率计设计过程中遇到的技术问题，提高团队协作和问题解决能力。
情感态度价值观目标：1. 学生能够认识到数字频率计在电子工程领域的重要性和实际应用价值，激发对电子工程的兴趣和热情。
2. 学生在课程学习中，培养严谨的科学态度，注重实验数据的真实性和准确性。
3. 学生通过小组合作，学会尊重他人意见，培养良好的沟通能力和团队精神。
本课程针对高中年级学生，结合电子工程学科特点，强调理论与实践相结合，注重培养学生的动手操作能力和实际应用能力。
课程目标具体、可衡量，旨在帮助学生和教师在课程结束后，能够清晰地了解学生在知识、技能和情感态度价值观方面的预期成果。
同时，将课程目标分解为具体的学习成果，便于后续的教学设计和评估。
二、教学内容本章节教学内容依据课程目标，紧密围绕数字频率计的设计与实现，确保内容的科学性和系统性。
具体教学内容如下：1. 理论知识学习：- 频率概念及其测量方法- 数字频率计的原理与分类- EDA软件的基本操作与使用方法2. 实践操作环节：- 数字频率计电路设计原理- EDA软件中数字频率计电路搭建与仿真- 实际电路搭建与调试3. 教学大纲安排：- 第一课时：介绍频率概念、测量方法及数字频率计的原理与分类，让学生了解课程背景和目标。
- 第二课时：讲解EDA软件的基本操作与使用方法，引导学生学习并掌握软件应用。
- 第三课时：分析数字频率计电路设计原理，指导学生进行电路设计和仿真。
eda数字频率计课程设计一、课程目标知识目标：1. 让学生理解数字频率计的基本原理，掌握EDA工具的使用方法；2. 使学生掌握数字频率计的电路设计，包括计数器、时钟分频器等关键部分；3. 让学生掌握数字频率计的仿真与调试方法，了解其在实际应用中的限制和改进措施。
技能目标：1. 培养学生运用EDA工具进行数字电路设计和仿真的能力；2. 培养学生独立分析问题、解决问题的能力，能够根据实际需求调整和优化数字频率计的设计；3. 培养学生团队合作意识，提高沟通与协作能力。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和探索精神；2. 培养学生严谨的科学态度，注重实验数据的真实性，遵循实验操作规范；3. 引导学生关注我国电子产业的发展，增强民族自豪感和使命感。
课程性质：本课程为实践性较强的电子设计课程，旨在通过数字频率计的设计与实现，让学生掌握电子设计的基本方法和技能。
学生特点：学生已具备一定的电子基础知识，具有较强的学习能力和动手能力，但对EDA工具的使用和数字电路设计尚较陌生。
教学要求：教师需结合学生特点，注重理论与实践相结合，引导学生主动参与课堂讨论和实践活动，培养其独立思考和解决问题的能力。
通过课程学习，使学生能够达到预定的学习成果，为后续相关课程的学习打下坚实基础。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. 数字频率计原理介绍：使学生了解数字频率计的工作原理，掌握频率测量的基本方法。
- 相关教材章节：第五章“数字频率计”- 内容列举：频率计的基本原理、计数器原理、时钟分频器原理等。
2. EDA工具使用：培养学生运用EDA工具进行电路设计与仿真的能力。
- 相关教材章节：第三章“EDA工具的使用”- 内容列举：EDA工具的基本操作、原理图绘制、电路仿真等。
3. 数字频率计电路设计：使学生掌握数字频率计的电路设计方法，包括计数器、时钟分频器等关键部分。
- 相关教材章节：第四章“数字电路设计”- 内容列举：计数器设计、时钟分频器设计、数字频率计整体电路设计等。
1、高精度六位十进制频率计设计南京工程学院自动化学院大作业（论文）题目：高精度六位十进制频率计设计专业：测控技术与仪器班级：学号：学生姓名：任课教师：郭婧成绩：高精度六位十进制频率计设计一、基本要求：根据频率的定义和频率测量的基本原理，设计频率测量电路，并由外部6位10进制7段译码器显示出来。
假设系统具备1HZ标准信号源，考虑被测信号为高频或低频两种情况。
二、评分标准：1、设计方案介绍（共10分）要求：详细叙述频率测量方案（仅考虑被测信号为高频，假设系统具备1HZ 等各标准信号源）。
评分标准：9-10分：方案叙述详细，正确；7-8分：方案叙述较详细，基本正确；6分以下：酌情给分0分：抄袭别人2、VHDL设计部分（60分）要求：给出详细的VHDL设计过程，提供详细的程序代码，如果设计中用到LPM模块，则给出生成LPM模块的每一步操作流程的截图，并加以文字描述。
评分标准：54-60分：代码详细，截图完整，书写规范，48-53分：代码较详细，截图较完整，书写较规范；47以下：酌情给分0分：抄袭别人3、模拟调试部分（15分）要求：给出详细的仿真过程，对软件编译、仿真分析、仿真波形进行截图，并给出不同被测频率（模拟给出）情况下的仿真测试结果，给出详细的实验结果分析。
评分标准：14-15分：调试过程详细，正确，截图完整；12-13分：调试过程较详细，基本正确，有截图；12分以下：酌情给分0分：抄袭别人4、提高部分（15分）要求：如果被测信号频率降低（即被测信号为低频的情况），或者被测信号频率变化范围较大，则如何提高测量精度？可以仅写出测量方案，也可以进一步设计VHDL代码、仿真调试，可以采取各种方法，甚至可以加上单片机辅助，假设系统提供100MHZ的标准信号源。
评分标准：根据完成的程度给分。
0分：抄袭别人。
目录摘要 (1)一、简易数字频率计设计原理 (2)1.1基本原理 (2)1.2原理框图 (2)二、各模块程序及仿真 (4)2.1信号处理模块_verilog： (4)2.2计数器模块： (5)2.3信号显示处理 (7)三、仿真结果分析 (10)总结与致谢 (13)参考文献 (14)摘要EDA技术是以硬件语言为主要的描述方式，以EDA软件为主要的设计软件，以大规模课编程逻辑器件为载体的数字电路的设计过程。
其设计的灵活性使得EDA技术得以快速发展和广泛应用。
本设计以QuartusⅡ软件为设计平台，采用Verilog HDL语言现数字频率计的整体设计。
电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域，电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。
EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，在电子设计领域受到了广泛的接受。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，有硬件描述语言Verilog HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作，最终形成集成电子系统或专业集成芯片的一门新技术。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
关键词：EDA；QuartusⅡ；Verilog HDL一、简易数字频率计设计原理1.1基本原理数字频率计的主要功能是测量周期信号的频率。
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
频率是单位时间（1秒）内方波信号发生周期变化的次数。
在给定的1秒时间内对方波信号波形计数，并将所计数值显示出来，就能读取被测信号的频率。
目录一概述............................................................................................................................................. - 1 -（一）设计背景及意义 (1)（二）设计任务与要求 (1)二六位频率计的工作原理............................................................................................................. - 1 -三六位频率计的设计与仿真......................................................................................................... - 2 -（一）六位十进制频率计的设计与仿真 (2)（二）六位十六进制频率计的设计与仿真 (5)四调试过程、测试结果及分析 ..................................................................................................... - 8 -（一）六位十进制频率计的测试结果与分析 (8)（二）六位十进制频率计扩展功能的测试结果与分析 (9)（三）六位十六进制频率计的测试结果与分析 (10)五课程设计体会........................................................................................................................... - 11 -六参考文献................................................................................................................................... - 11 -六位频率计的设计一概述（一）设计背景及意义现代电子设计技术的核心已日益趋转向基于计算机的电子设计自动化技术，即EDA（Electronic Design Automation）技术。
为了加深对EDA技术的理解，培养EDA设计的能力和团队协作能力，于是按要求完成了本次课程设计。
（二）设计任务与要求1、设计任务采用原理图设计并制作六位十进制频率计，用VHDL语言方法设计并制作六位十六进制频率计。
2、设计要求a)参考信号频率为1Hz;b)测量频率范围：六位十进制频率计：1Hz~100kHz；六位十六进制频率计：1Hz~4MHz；c)结果能用数码显示器显示。
二六位频率计的工作原理六位频率计由：测频控制电路、锁存器、计数器三大部分组成。
结构框图如图1所示。
图1：六位十进制频率计结构框图六位频率计可对被测信号频率进行测量。
测频控制电路的计数使能信号能产生一个固定脉宽的周期信号，并对频率计中的计数器的使能端进行同步控制。
计数器高电平时开始计数，低电平时停止计数，并保持其所计的脉冲数。
在停止计数期间，首先需要一个锁存信号的上升延将计数器在前一秒钟的计数值锁存进锁存器中，并由外部的显示电路显示出来。
三六位频率计的设计与仿真（一）六位十进制频率计的设计与仿真1.测频控制电路原理图及仿真波形图2.十进制计数器原理图及仿真波形图3.六位十进制频率计原理图及仿真波形图4.六位十进制频率计扩展功能说明 方案一：将测频控制电路修改为如图2所示电路即可实现频率直接读数，而不需换算的过程。
方案二：CNT_EN 的输入设置为：A B C D Q Q Q Q EN CNT ∙∙∙=_同样也可以实现频率直接读数，而不需换算的过程。
（二）六位十六进制频率计的设计与仿真1.测频控制电路VHDL 描述及仿真波形图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PLJ ISPORT( CLK : IN STD_LOGIC; CNT_EN : OUT STD_LOGIC; RST_CNT : OUT STD_LOGIC; LOAD : OUT STD_LOGIC); END PLJ;ARCHITECTURE BEHAV OF PLJ ISSIGNAL DIV2CLK : STD_LOGIC; BEGINPROCESS(CLK) BEGINIF CLK'EVENT AND CLK = '1' THENDiv2clk <= NOT Div2clk; END IF; END PROCESS;PROCESS(CLK, Div2clk) BEGINIF CLK = '0' AND Div2clk = '0' THEN RST_CNT <= '1';图2：六位十进制频率计功能扩展部分原理图ELSE RST_CNT <= '0';END IF;END PROCESS;LOAD <= NOT Div2clk;CNT_EN <= Div2clk;END BEHAV;2.二十四位锁存器VHDL描述及仿真波形图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SCQ ISPORT(LK : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(23 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END SCQ;ARCHITECTURE BEHAV OF SCQ ISBEGINPROCESS(LK,DIN)BEGINIF LK'EVENT AND LK = '1' THEN DOUT <= DIN;END IF;END PROCESS;END BEHAV;3.二十四位计数器VHDL描述及仿真波形图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JSQ ISPORT( FIN : IN STD_LOGIC;CLR : IN STD_LOGIC;ENABL : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END JSQ;ARCHITECTURE BEHAV OF JSQ ISSIGNAL CQI : STD_LOGIC_VECTOR (23 DOWNTO 0); BEGINPROCESS (FIN, CLR, ENABL)BEGINIF CLR ='1' THEN CQI <= (OTHERS => '0');ELSIF FIN'EVENT AND FIN = '1' THENIF ENABL = '1' THEN CQI <= CQI + 1;END IF;END IF;END PROCESS;DOUT <= CQI;END BEHAV;4.频率计顶层设计 VHDL描述及仿真波形图LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DC ISPORT ( CLK1HZ : IN STD_LOGIC;FSIN : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR(23 DOWNTO 0)); END;ARCHITECTURE STRUC OF DC ISCOMPONENT PLJ ISPORT( CLK : IN STD_LOGIC;CNT_EN : OUT STD_LOGIC;RST_CNT : OUT STD_LOGIC;LOAD : OUT STD_LOGIC);END COMPONENT;COMPONENT JSQ ISPORT( FIN : IN STD_LOGIC;CLR : IN STD_LOGIC;ENABL : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END COMPONENT;COMPONENT SCQ ISPORT(LK : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(23 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(23 DOWNTO 0));END COMPONENT;SIGNAL TSTEN1 : STD_LOGIC;SIGNAL CLR_CNT1 : STD_LOGIC;SIGNAL LOAD1 : STD_LOGIC;SIGNAL DTO1 : STD_LOGIC_VECTOR (23 DOWNTO 0);SIGNAL CARRY_OUT1 : STD_LOGIC_VECTOR (6 DOWNTO 0);BEGINU1: PLJ PORT MAP (CLK => CLK1HZ, CNT_EN =>TSTEN1, RST_CNT => CLR_CNT1, LOAD => LOAD1);U2: SCQ PORT MAP ( LK => LOAD1, DIN => DTO1, DOUT => DOUT);U3: JSQ PORT MAP ( FIN => FSIN, CLR => CLR_CNT1, ENABL => TSTEN1, DOUT => DTO1);END STRUC;四调试过程、测试结果及分析（一）六位十进制频率计的调试过程、测试结果及分析表1 六位十进制频率计的测试结果调试过程：调试过程分三步，首先是测频控制电路调试，然后就是计数器电路调试，最后就是综合电路调试。
测频控制电路调试：观察输出的波形,输出波形中clr和lock信号开始出现一段XX波形，原因就是单片机开始识别的是一个强未知的信号。
使能信号enb输出的是时钟信号clk的16分频信号，而清零信号clr和锁存信号输出的都是时钟信号clk的二分频信号。
