当前位置：文档之家 › DSP期末复习整理

DSP期末复习整理

  • 格式：pdf
  • 大小：349.26 KB
  • 文档页数：7

DSP期末复习整理

第⼀章绪论1.1 DSP的基本概念

1.2.2 DSP芯⽚的特点

1) 采⽤哈佛结构

2) 采⽤多总线结构

3) 采⽤流⽔线结构

4) 具有专⽤的硬件乘法-累加器

5) 具有特殊的寻址⽅式和指令

6) ⽀持并⾏指令操作

7) 硬件配置强，具有较强的借⼝功能

8) ⽀持多处理器结构

1.2.3 DSP芯⽚的分类

1）按照数据格式的不同DSP芯⽚可以划分为：

定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：

16位、24位、32位

3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列

ADI公司的Blackfin、SHARC、TigerSHARCA系列

飞思卡尔公司的MSC系列

习题1.2简述DSP系统组成

1.3DSP芯⽚与普通单⽚机相⽐有什么特点

1.5DSP芯⽚有哪些主要特点

第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构

2.1.1 C55x CPU内部总线结构

C55x CPU含有12组内部独⽴总线，即：

程序地址总线（PAB）:1组，24位；

程序数据总线（PB）: 1组，32位；

数据读地址总线（BAB、CAB、DAB）：3组，24位；

数据读总线（BB、CB、DB）：3组，16位；

数据写地址总线（EAB、FAB）：2组，24位；

数据写总线（EB、FB）：2组，16位。2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P

单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器

接⼝单元（M单元）。I单元包括32X16位指令缓冲队列和指令译码器。此单元主要接收程序

代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流

传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。此单元产⽣所有程序空间

地址，并送到PAB总线。A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存

器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。D单元包括1个40位的筒形移位寄存器（barrel shifter）、2个乘加单元

（MAC）、1个40位的ALU以及若⼲寄存器。D单元是CPU中最主要的

数据操作部件。M单元式CPU和数据空间或I/O空间之间传输所有数据的中间媒介。

2.3 C55x 的CPU结构

2.4 CPU 寄存器

2.4.2 累加器(AC0~AC3)

C55x的CPU包括4个40位的累加器：AC0~AC3。这4个累加器是等价

的任何⼀条使⽤⼀个累加器的指令，都可以通过编程来使⽤4个累加器

中的任何⼀个。每个累加器分为低字（ACxL）、⾼字（ACxH）和8个保

护位（ACxG）。⽤户可以使⽤访问存储器的寻址⽅式，分别访问这3部

分。C54x兼容模式（C54CM=1）下，累加器AC0、AC1分别对应C54x⾥的累

加器A、B。

2.4.4 T寄存器(T0~T3)

CPU包括4个16位通⽤T寄存器：T0~T3。它们的⽤途是：

1）存放乘法、乘加以及乘减运算⾥的⼀个乘数

2）存放D单元⾥加法、减法和装⼊运算的移位数

3）⽤交换指令交换辅助寄存器（AR0~AR7）和T寄存器中的内容时，跟踪多个指针值。

4）在D单元ALU⾥做双16位运算时，存放Viterbi蝶形的变换尺度。

2.4.5⽤作数据地址空间和I/O空间的寄存器

1.辅助寄存器(AR0~AR7)

CPU包括8个扩展的辅助寄存器：XAR0~XAR7。每个辅助寄存器的⾼7位（AR0H）⽤于指定要访问数据空间的数据页，低字（如AR0）的

⽤途是：1）7位数据页内的16 位偏移量（形成⼀个23位地址）

2）存放位地址

3）通⽤寄存器或计数器

2.系数数据指针(CDP)

CPU在寄存器中映射了⼀个系数数据指针（CDP）和⼀个相关的扩展寄存器（CDPH）。

CPU可以连接这个寄存器形成⼀个扩展系数数据指针（XCDP）。⾼7位（CDPH）⽤于指定要访问数据空间的数据页，低字（CDP）⽤来作为16位偏移量与7位数据页形成⼀个32位地址。

5.数据页寄存器(DP)

CPU在存储器中映射了⼀个数据寄存器（DP）和⼀个相关的扩展寄存器（DPH）。

CPU连接这两个寄存器形成⼀个扩展数据页寄存器（XDP）。DPH指定要访问数据空间的7位数据页，低字（DP）⽤来代表⼀个16位偏移地址。下表给出了XDP的访问属性。在基于DP的直接寻址⽅式中，XDP指定23位地址；在k16绝对寻址⽅式中，DPH与⼀个16位的⽴即数连接形成23位地址。

2.4.8循环控制寄存器

1.单指令循环控制寄存器(RPTC CSR)

单指令循环控制寄存器（RPTC、CSR）。单循环指令可以重复执⾏⼀个单周期指令或并⾏执⾏2个单周期指令，重复次数N被装在RPTC中，指令将被重复执⾏N+1此。在⼀些⽆条件单指令虚幻操作中，可以使⽤CSR 设置重复次数。

RPTC

CSR

2.4.9 状态寄存器ST0_55

C55x含有4个16位的状态寄存器（ST0_55~ST3_55），器控制位影响C55xDSP的⼯作，状态位反应了C55x DSP当前⼯作状态或运⾏结果。ST0_55、ST1_55和ST3_55都有2个访问地址。所有位都可以由第⼀个地址访问，⽽另⼀个地址（保护地址）⾥，即阴影部分不能修改。保护地址的作⽤是为了把C54x的代码写⼊ST0、ST1和PMST。

注意：ST3_55的第11~8位总是写作1100b(Ch)

ST0_55

1）累加器溢出标志位（ACOV0~ACOV3）

2）进位位（CARRY）

3）D P位域

4）测试/控制位（TC1、TC2）

2.4.10 状态寄存器ST1_55

ST1_55R/W-0 R/W-0 R/W-1 R/W-0 R/W-1 R/W-0 R/W-0 R/W-1

R/W-0 R/W-0R/W-1 R/W-00000

1）A SM位域

2）B RAF位

3）C16位

4）C54CM位5）C PL位

6）F RCT位

7）H M位

8）I NTM位

9）M40位

10）SATD位

11）SXMD位

12）XF位

习题2.1 C55x芯⽚有哪些基本部分组成

2.2 C55x CPU包括哪些功能单元

2.5 C55x内部总线有哪些

2.6 C55x指令流⽔线有哪些操作阶段

第三章TMS320C55x指令系统3.1寻址⽅式

●绝对寻址⽅式，通过在指令中指定以个数据地址完成寻址。

●直接寻址⽅式，使⽤地址偏移量寻址。

●间接寻址⽅式，喜⽤指针完成寻址。

3.1.1绝对寻址

3.1.2直接寻址

DP

⼀种⽅式存在。通过设置ST1_55的CPL位选择。寄存器位直接寻址⽅式和PDP 直接寻址⽅式不受CPL位的影响。

3.2 TMS320C55x指令系统

3.2.1算术指令

1.加法指令

ADD * AR3+ ,T0,T1

AR3间接寻址得到的内容与T0的内容相加，结果装⼊T1，并将AR3⾃增1 2.减法指令

SUB uns(*AR1),BORROW,AC0,AC1

将CARRY位求反，AC0减去由AR1寻址得到的内容及CARRY的内容，并将结果装⼊AC15.乘法指令

MPY AC1，AC0

AC1=AC0 * AC1

6.乘加指令

MACMR *AR1,*CDP,AC2

AC2=AC2+(*AR1)*(*CDP)

MACMR uns(*AR2+),uns(*AR3+),AR3 ;AC3=(*AR2)*(*AR3)+AC3 ;AR2=AR2+1,AR3=AR3+1 3.2.2位操作指令

5.状态寄存器设置指令 BCLE #1,ST2_55 ;将ST2_55的位1清零 BSET #11，ST0_55 ;将ST0_55的位11置位 BSET CARRY ;将ST0_55的CARRY(位1)置位 3.2.5移动指令 MOV AC0，*(#0E10h) ;将AC0(15-0)存⼊E10h 单元 MOV AC0，AC1;AC1=AC0，由于M40=0，在31位检测 MOV #248，AC1 ;AC1=#248; SWAP AR4，T0 ;将AR4的内容和T0的内容互换DELAY *AR1+ ;*(AR1+1)=*（AR1），AR1=AR1+1 MOV *CDP,*(#0500h) ;将(*CDP)存⼊0500h 处 POP AC0，AC1;ACO(15-0)=(SP),AC1(15-0)=(SP+1) ;(39-16)不变，SP=SP+2 PSH AR0，AC1 ;SP=SP-2，(SP)=AR0，(SP+1)=AC1(15-0)MOV T1，BRC1 ;BRC1=BRS1=T1 MOV SP,*AR1+ ;(*AR1)=(SP)，AR1=(AR1+1) 3.2.6程序控制指令 BCC branch,TC1;TC1=1，程序跳转到标号branch 处执⾏ B AC0 ;PC=AC0(32-0) CALLCC(subroutine),AC1>=#2000h;AC1>=#2000h,PC=⼦程序地址 RETCC AC0V0=#0 ;AC0V0=0，PC=调⽤⼦程序的返回地址 INTR k5 ;程序执⾏中断服务⼦程序，中断向量地址由中断向量指针(IVPD) TRAP k5 ;和5位⽆符号⽴即数确定，不受INTM 影响 RETI ;PC=中断任务的返回地址 4.重复指令 RPTCSR ;下⼀条指令执⾏CSR+1 MACM *AR3+,*AR4+,AC1

习题,3.1 C55x 有哪些寻址⽅式

3.6 按操作类型C55x 的指令可以分为哪⼏种

3.7 阅读下列程序，给程序加上注释，指出该程序的功能 3.9哪些指令适合完成下⾯运算

∑-==?=

1

n i i i

i

a x

合集下载

dsp总结

dsp总结

DSP技术与应用

一：

DSP简介：

DSP信号处理是一门涉及许多科学而又广泛应用与众多领域的新型科学。步入21世纪以后，社会进入数字化时代，而DSP正是这场数字化革命的核心。数字信号处理器的发展无论在其应用的广度方面还是在其深度方面，都以前所未有的速度发展。

数字信号处理器利用计算机或专用设备，以数字形式对信号进行采样、变换、滤波等处理。以得人们需要的信号形式。数字信号处理器作为快速处理与实时处理最重要的载体之一，正日益受到科学技术界与工程界的关注。

DSP的发展大致分为三个阶段：

在数字信号处理技术发展的初期（二十世纪50-60年代），人们只能在微处理器上完成数字信号的处理。直到70年代，有人才提出了DSP的理论和算法基础。一般认为，世界上第一个单片DSP芯片应当是1978年AMI公司发布的S281l。1979年美国Intel公司发布的商用可编程器件2920是DSP芯片的一个重要里程碑。这两种芯片内部都没有现代DSP芯片所必须有的单周期乘法器。1980年，日本NEC公司推出的mPD7720是第一个具有硬件乘法器的商用DSP芯片，从而被认为是第一块单片DSP器件。

随着大规模集成电路技术的发展，1982年美国德州仪器公司推出世界上第一代DSP芯片TMS32010及其系列产品，标志了实时数字信号处理领域的重大突破。Ti公司之后不久相继推出了第二代和第三代DSP芯片。90年代DSP发展最快。Ti公司相继推出第四代、第五代DSP芯片等。随着CMOS技术的进步与发展，日本的Hitachi公司在1982年推出第一个基于CMOS工艺的浮点DSP芯片，1983年日本Fujitsu公司推出的MB8764，其指令周期为120ns，且具有双内部总线，从而使处理吞吐量发生了一个大的飞跃。而第一个高性能浮点DSP芯片应是AT&T公司于1984年推出的DSP32.与其他公司相比，Motorola公司在推出DSP芯片方面相对较晚。1986年，该公司推出了定点处理器MC56001.1990年推出了与IEEE浮点格式兼容的浮点DSP芯片MC96002。美国模拟器件公司（AD）在DSP芯片市场上也占有一定的份额，相继推出了一系列具有自己特点的DSP芯片。自1980年以来，DSP芯片得到了突飞猛进的发展，DSP芯片的应用越来越广泛，并逐渐成为电子产品更新换代的决定因素。从运算速度来看，MAC（一次乘法和一次加法）时间已经从20世纪80年代初的400ns降低到10ns以下，处理能力提高了几十倍。DSP芯片内部关键的乘法器部件从1980年占模片区的40%左右下降到5%以下，片内RAM数量增加一个数量级以上。DSP芯片的引脚数量从1980年的最多64个增加到现在的200个以上，引脚数量的增加，意味着结构灵活性的增加，如外部存储器的扩展和处理器间的通信等

抗震期末复习整理

抗震期末复习整理

第1章 绪论

1．地震是地球内部构造运动的产物，是一种自然现象。

2．地震按成因划分的类型：

构造地震：地壳构造作用，分布最广，危害最大；

火山地震：由火山爆发引起；

陷落地震：由溶洞或古旧矿井等塌陷引起；

诱发地震：由水库蓄水或深井注水等引起。

3．按震源深浅划分：

浅源地震：震源深度小于70千米（85%）；

中源地震：震源深度在70至300千米（12%）；

深源地震：震源深度在300千米以上（3%）。

4．地震波是一种弹性波。

（1）体波：在地球内部传播的（纵波和横波）；

（2）面波：只限于在地球表面传播（瑞雷波和洛夫波）。

5．地震波的传播以纵波最快，剪切波次之，面波最慢。

纵波使建筑物产生上下颠簸，剪切波使建筑物产生水平方向摇晃，而面波则使建筑物既产生上下颠簸又产生左右摇晃。由于面波的能量比体波大，所以造成建筑物和地表的破坏以面波为主。

6．地震强度通常用震级和烈度等反映。

7．震级（M）：表示一次地震本身强弱程度和大小的尺度。

8．震源深浅、震中距大小和土质条件等不同，地震造成的破坏也不同。震级大，破坏力不一定大；震级小，破坏力不一定就小。

9．地震烈度、基本烈度和设防烈度的异同：

（1）地震烈度是指地震时某一地区的地面和各类建筑物遭受到一次地震影响的强弱程度，用I表示。（影响因素：震级，震中距，震源深度，土质条件等）；

（2）基本烈度：指在50年期限内一般场地条件下可能遭遇超越概率为10%的地震烈度值。用Ib表示；

（3）抗震设防烈度：一个地区作为抗震设防依据的地震烈度，按国家规定权限审批或颁发的文件执行。

10．抗震设防是指对建筑物进行抗震设计并采取一定的抗震构造措施。

抗震设防目标：三水准：“小震不坏，中震可修，大震不倒”

11．抗震设计方法：两阶段抗震设计方法。（小震下进行强度验算，大震下进行变形验算）

（1）第一阶段：对绝大多数结构进行多遇地震作用下的结构和构件承载力验算和弹性变形验算，以满足第一、二水准抗震设防要求，即“小震不坏，中震可修”。

单片机期末复习整理

单片机期末复习整理

复习

期末考试题型：

1、填空题（20%）

2、选择题（20%）

3、分析题（28%）

4、综合编程题（32%）

第一章

1、51单片机内部有哪些功能部件？（具体看课本P20~P21)

例：下面的哪一个功能部件不属于8051单片机的内部硬件。（ B ）

（A）串行口 （B）SPI接口 （C） 定时器 （D）中断系统

2、CPU结构？

1）什么是PC指针？复位时PC指针的值？(见课本P25)

程序计数器PC（Program Counter）:存放下一条要执行的指令在程序存储器中的地址。

复位时PC指针的值 0000H

2）累加器A(见课本P24页），寄存器B(见课本P24页），程序状态字PSW(见课本P24页），堆栈SP（见课本P30）

累加器A :使用最频繁的寄存器，也可写为Acc。是ALU单元的输入之一，又是运算结果的存放单元。A的进位标志Cy是特殊的，同时又是位处理机的位累加器。

寄存器B:运算结果的另一个存放单元。

程序状态字寄存器PSW：

RS1 RS0 所选的4组寄存器

0 0 0区（内部RAM地址00H～07H）

0 1 1区（内部RAM地址08H～0FH）

1 0 2区（内部RAM地址10H～17H）

1 1 3区（内部RAM地址18H～1FH）

（5）OV（PSW.2）溢出标志位

指示运算是否产生溢出。各种算术运算指令对该位的影响情况较复杂，将在第3章介绍。

（6）PSW.1位: 保留位，未用

（7）P(PSW.0)奇偶标志位

P=1，A中“1”的个数为奇数

P=0，A中“1”的个数为偶数

堆栈指针SP ：指示出堆栈区顶部在内部RAM块中的位置

复位后 ，SP中的内容为07H。

堆栈的作用：（1）保护断点（2）现场保护

刑事诉讼法期末复习重点整理

刑事诉讼法期末复习重点整理

1、 我国非法证据排除规则的特点？

审判人员、检察人员、侦查人员必须依照法定程序，收集能够证实犯罪嫌疑人、被告人有罪或者无罪、犯罪情节轻重的各种证据。严禁刑讯逼供和以威胁、引诱、欺骗以及其他非法方法收集证据，不得强迫任何人证实自己有罪。

① 非法言词证据绝对排除：非法言词证据，是指采用刑讯逼供等非法方法收集的犯罪嫌疑人、被告人供述和采用暴力、威胁等非法方法收集的证人证言、被害人陈述。

② 非法实物证据相对排除：收集物证、书证不符合法定程序，可能严重影响司法公正的，应当予以补正或者作出合理解释；不能补正或者作出合理解释的，对该证据应当予以排除。

③ 非法手段需要举证证明：举证主体：检察院；发现主体：犯罪嫌疑人，被告人，检察院，法院。

2、 惩罚犯罪与保障人权的关系？

惩罚犯罪与保障人权相结合是刑诉的基本目的必须保持两者的平衡统一，片面强调任何一方面，都是违背刑事诉讼法的根本宗旨的。

保障人权的内涵：（最广义）社会大众的人权；（最核心）保障犯罪嫌疑人，被告人人权；其他诉讼参与人（证人，律师，被害人）

“刑事诉讼法的修改完善，既要有利于保证准确及时地查明犯罪事实，正确应用法律，惩罚犯罪分子，又要保障无罪的人不受刑事追究，尊重和保障人权，保护公民的诉讼权利和其他合法权利。”

3、 我国与西方审判独立的区别？ 我国 西方

独立依据 人大权力分工 三权分立

独立主体 法院集体独立 法官个人独立

独立范围 独立：行政，社会团体，个人

不独立：权力机关：人大；党的领导；审判委员会 独立于一切

独立保障 司法改革 系列制度保障（严格法官任用制；法官专职和中立；法官高新）

4、 不公开审理的类型？

① 有关国家秘密的案件。

② 有关个人隐私的案件。

③ 审判的时候被告人不满十八周岁的案件，不公开审理；但是，经未成年被告人及其法定代理人同意，未成年被告人所在学校和未成年人保护组织可以派代表到场。

④ 对当事人提出申请的确属涉及商业秘密的案件，法庭可以决定不公开审理。