计算机组成原理与接口技术笔记 11 第十一周 第三章

第三章 系统总线ღ®3-1总线：连接多个部件的信息传输线，是各部件共享的传输介质(多个模块共享的信息通路)ღ3-2总线组成：传输线，总线接口逻辑，总线仲裁部件ღ3-3系统总线：CPU ，主存，I/O 设备(通过I/O 接口)各大部件之间的信息传输线 ღ3-4传输线：数据线，地址线，控制线数据线：传送数据的通路，双向，并行传送能力地址线：传送数据地址的通路，单向，由CPU 发出控制线：传送控制信号的通路，单向，命令。

响应，定时ღ3-5通信总线：按传输方式分为：串行通信/并行通信串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送 并行通信：数据在多条并行1位宽的传输线上，同时由源传送到目的地 ღ3-6总线的特性 ：机械特性，电气特性，功能特性，时间特性机械特性：总线在机械连接方式上的一些性能，如插头与插座使用的标准，几何尺寸、形状、引脚个数、排列顺序，接头处的可靠接触等电气特性(逻辑联系)：总线每一根传输线上信号的传递方向和有效的电平范围功能特性：总线中每根传输线的功能时间特性：总线中的任一根线在什么时间内有效ღ3-7总线性能指标：1. 总线宽度：通常指总线的根数，用bit 表示2. 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输的字节数衡量，单位MBps3. 时钟同步/异步：总线上数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线为异步总线4. 总线复用：一条信号线上分时传送两种信号5. 信号线数：地址总线、数据总线、控制总线三种总线数的总和6. 即插即用ღ3-8总线结构：单总线结构/双总线结构单总线结构：CPU 、主存、I/O 设备(通过I/O 接口)都挂在一组总线上 优：总线结构改变灵活/CPU 可访问所有设备/两设备间也可通信 缺：总线宽度(提高频率，增加宽度—有限)/冲突多总线结构：将速度较低的I/O 设备从单总线上分离出来，形成主存总线与I/O 总线分开的结构。

微型计算机原理和接口技术第三章课后答案本文回答了微型计算机原理和接口技术第三章的课后题目，涵盖了数字逻辑电路、组合逻辑电路、时序逻辑电路和存储器等内容。

1. 数字逻辑电路1.1. 逻辑电路和数字逻辑电路的基本概念逻辑电路是由逻辑门（与门、或门、非门等）和触发器等基本逻辑元件组合而成的电路。

数字逻辑电路是逻辑电路在数字系统中的应用，主要用于实现数字信号的逻辑运算和信号的转换等功能。

1.2. 数字逻辑门电路的组合和简化数字逻辑电路中常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。

这些逻辑门可以通过组合和简化来构造更复杂的逻辑电路，例如与非门（NAND）、或非门（NOR）等。

1.3. 数字逻辑电路的时序特性数字逻辑电路的时序特性主要包括延迟时间、上升时间和下降时间等。

延迟时间表示信号经过电路的传播所需的时间，上升时间和下降时间表示信号从一个逻辑状态到另一个逻辑状态所需的时间。

2. 组合逻辑电路2.1. 组合逻辑电路的定义和特点组合逻辑电路是由多个逻辑门组合而成的电路，输入信号直接决定输出信号，不涉及时钟信号和状态存储。

2.2. 组合逻辑电路的设计方法组合逻辑电路的设计方法主要有真值表法、卡诺图法和特征方程法。

真值表法通过列出输入输出的真值表来进行设计，卡诺图法通过画出卡诺图进行化简，特征方程法通过建立逻辑方程进行设计。

2.3. 组合逻辑电路的应用组合逻辑电路广泛应用于数字系统中，包括逻辑运算、数据选择、数据的编码和解码等功能。

3. 时序逻辑电路3.1. 时序逻辑电路的定义和特点时序逻辑电路是由触发器和组合逻辑电路组合而成的电路，通过时钟信号来控制触发器的状态转换。

时序逻辑电路具有状态存储的功能，可以实现存储和记忆功能。

3.2. 触发器和时序逻辑电路的设计方法触发器是时序逻辑电路的基本组件，常见的触发器包括SR 触发器、D触发器和JK触发器等。

时序逻辑电路的设计方法主要是通过状态转换图、状态转移表和重建方程等方法进行设计。

《计算机组成原理》第三章课后题参考答案第三章课后习题参考答案1．有⼀个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯⽚组成，需要多少芯⽚？（3）需要多少位地址作芯⽚选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB（2）（1024K/512K）×（32/8）= 8（⽚）（3）需要1位地址作为芯⽚选择。

3．⽤16K×8位的DRAM芯⽚组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设DRAM芯⽚存储体结构为128⾏，每⾏为128×8个存储元。

如单元刷新间隔不超过2ms，存储器读/写周期为0.5µS, CPU 在1µS内⾄少要访问⼀次。

试问采⽤哪种刷新⽅式⽐较合理？两次刷新的最⼤时间间隔是多少？对全部存储单元刷新⼀遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯⽚数为N=（64K/16K）×（32位/8位）=16（⽚）每4⽚组成16K×32位的存储区，有A13-A作为⽚内地址，⽤A15A14经2：4译码器产⽣⽚选信号，逻辑框图如下所⽰：（2）根据已知条件，CPU在1us内⾄少访存⼀次，⽽整个存储器的平均读/写周期为0.5us，如果采⽤集中刷新，有64us的死时间，肯定不⾏；所以采⽤分散式刷新⽅式：设16K×8位存储芯⽚的阵列结构为128⾏×128列，按⾏刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最⼤时间间隔发⽣的⽰意图如下可见，两次刷新的最⼤时间间隔为tMAX＝15.5×2－0.5＝30.5 (µS)tMAX对全部存储单元刷新⼀遍所需时间为tR＝0.5×128=64 (µS)tR4．有⼀个1024K×32位的存储器，由128K×8位DRAM芯⽚构成。

1.冯·诺依曼计算机的特点✧计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。

✧存放在存储器内，并可按地址访问。

✧✧✧✧机器已运算器为中心，输入输出设备与存储器间的数据传送通过运算器来完成。

2.以存储器为中心的计算机结构框图:3.计算机组成框图：4.ALU和CU是CPU的核心部件。

✧ALU, Arithmetic Logic Unit〕简称算术逻辑部件，用来完成算术逻辑运算。

✧5.M,各种逻辑元件及控制电路等。

存储体由许多存储单元组成，每个存储单元又包含假设干个存储元件，每个存储元件能存放一位二进制代码“0〞，“1〞。

6.，即按地址访问存储器。

〔访存〕7.运算器〔ALU〕和控制器〔CU〕组成CPU,再加存储器〔主存和辅存〕构成主体，最后加上输入输出设备构成硬件。

8.MAR 与MDR✧存储器地址存放器，用来存放要访问的存储单元的地址，其位数对应存储单元的个数〔MAR为10位，那么有210=1024个存储单元〕✧存储器数据存放器，用来存放从存储体某单元取出的代码或者准备往某单元存入的代码，器位数和存储字长相等。

9.运算器最少包括3个存放器和一个算术逻辑单元〔ALU〕，其中ACC(Accumulator)为累加器，MQ〔Multiplier-Quotient Register〕为乘商存放器，X为操作数存放器。

10.✧11.控制器的三个阶段：✧。

✧✧12.✧✧。

IR中的操作码〔OP(IR)〕送至CU，记作OP(IR)→→MAR。

✧13.计算机硬件的主要技术指标：机器字长、存储容量和运算速度。

14.机器字长：✧CPU一次能处理数据的位数，通常和CPU的存放器位数有关。

它直接影响加法器，数据总线以及存储字长的位数。

15.存储容量：✧存储器的容量应该包括主存和辅存容量。

✧= 存储单元个数X 存储字长。

〔MAR的位数反映了存储单元的个数，MDR的位数反映了存储字长〕。

✧16.17.。

第二章计算机的开展和应用1.计算机的产生和开展：✧第一代电子管计算机〔Electrionic Numerial Integrator And Computer, ENIAC〕✧第二代晶体管计算机✧第三代集成电路计算机✧第四代大规模和超大规模集成电路第三章系统总线1. 计算机系统的五大部件之间的互联方式有两种：✧✧2.✧ 在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。

计算机组成原理知识点笔记第一课时1、指令分为操作码和地址码，操作码指明了操作类型，地址码指明了对哪两个数进行操作。

2、CPU的时钟频率也即是CPU的主频。

3计算机系统结构：概念性结构和功能特性。

是指硬件子系统的概念性结构和功能特性。

由指令系统所规定的所有属性，所以也称指令集体系结构。

主要研究计算机系统软件和硬件的功能分配，以及如何最佳地实现分配给硬件的功能。

例如：指令系统中是否包括乘法指令？4、计算机组织：也称计算机组成：计算机主要部件的类型、数量、组成方式、控制方式和信息流动方式以及相互连接而构成的而系统。

主要研究数据和指令的组织，数据的存取、传送和加工处理。

数据流和指令流的控制方式基本运算的算法例如：如何实现乘法指令？5计算机实现：计算机功能的物理实现。

6、加法指令执行速度因为加法指令能反映乘除等运算，而其他指令的执行时间也大体与加法指令相当。

7、CPI，执行一条指令所需时钟周期数，是主频的倒数。

8、等效指令速度法9存储器不仅能存放数据，而且也能存放指令，两者在形式上没有区别，但计算机应能区分数据还是指令。

10 有时我们说某个特定的功能是由硬件实现的，但并不是说不要编写程序，如乘法功能可由乘法器这个硬件实现，但要启动这个硬件（乘法器）工作，必须先执行程序中的乘法指令。

11 指令译码器是译指令的操作码。

而是在读出之前就知道将要读的信息是数据还是指令了12 在计算机领域中，站在某一类用户的角度，如果感觉不到某个事物或属性的存在，即“看”不到某个事物或属性，则称为“对xxxx用户而言，某个事物或属性是透明的”。

13程序控制器：（PC）是执行指令的机器。

14 机器字长定义为CPU中在同一时间内一次能够处理的二进制数的位数，实际上就是CPU中数据通路的位数15 浮点运算器的数据通路要宽得多。

16所以一般把定点运算器的数据通路宽度定为机器字长。

因为机器字长与内存单元的地址位数有关，而地址计算是在定点运算器中进行的。

3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？总线分类方式：·按数据传送方式：并行传输总线、串行传输总线·按总线使用范围：计算机（包括外设）总线、测控总线、网络通信总线·按连接部件：片内总线、系统总线、通信总线系统总线：是指CPU、主存、I/O设备各大部件之间的信息传输线。

系统总线分类：·数据总线：用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关·地址总线：主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方·控制总线：用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输3.4 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感？总线上的信息传送是由主设备启动的，若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。

集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感，且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2，…，n的顺序降序排列，且固定不变2、计数也可以从上一次计数的终止点开始，即是一中循环方法，此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置，故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活（通过程序改变）3、控制线数量多，总线控制更复杂3.5 解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。

《计算机组成原理》总结笔记第一章：概论【问答填空】考纲: 1.计算机的软硬件基本概念2.计算机系统的层次结构3.冯诺依曼计算机的组成和特点4.计算机硬件的工作原理及主要技术指标计算机系统的组成计算机层次结构冯诺依曼计算机的组成和特点组成：由运算器、存储器、控制器、输入设备和输出设备五大部件组成特点：1、指令和数据以同等地位存于存储器，可按地址寻访2、指令和数据均用二进制表示3、指令由操作码和地址码组成，操作码表示操作性质，地址码用来表示操作数在存储器中的位置4、指令在存储器内按顺序存放5、机器以运算器为中心（现在机器以存储器为中心）注：冯诺依曼计算机工作方式的基本特点是按地址访问并顺序地址执行计算机五大部件的功能运算器：完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内存储器：用来存放数据和程序控制器：控制、指挥程序和数据的输入、运行以及处理运算结果(自动识别数据和指令) 输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式输出设备：将机器运算结果转为人们熟悉的信息形式注：现代计算机由三部分组成：CPU、I/O、主存储器算术逻辑单元(Arithmetic Logic Unit ALU)：完成逻辑运算控制单元(Control Unit CU)：用来解释存储器中的指令，并发出各种操作命令和执行命令。

ALU和CU为CPU的核心部件计算机硬件的工作原理及主要技术指标MIPS (million instructions per second)：百万条指令每秒CPI (Cycle Per Instruction)：执行一条指令所需的时钟周期（机器主频的倒数）FLOPS (floating-point operations per second)：浮点运算次数每秒扩展与练习机器字长：指CPU一次能处理数据的位数（简称字）指令字长：机器指令中含二进制代码的总位数存储字长：在存储单元中二进制代码的个数存储容量= 存储单元个数×存储字长程序计数器(Program counter PC)：存放下一条指令地址指令寄存器(Instruction register IR)：用于存放当前从主存读出的正在执行的指令数据寄存器(Data Register DR)：用于存储操作数、结果、信息存储器地址寄存器(Memory Address Register MAR)：存放欲访问的存储单元的地址存储器数据寄存器(MDR)：用来存放从存储单元取出的代码或准备存入存储单元的代码1秒=103 毫秒=106 微秒=109 纳秒1s =103 ms=106 μs=109 ns问：指令和数据都存于存储器中,计算机如何区分它们？1、通过不同的时间段来区分指令和数据，在取指令阶段取出的是指令，在执行指令阶段取出的是数据2、通过地址来源区分，由PC提供存储单元地址取出的是指令，由指令地址码部分提问：什么是指令？什么是程序指令：由操作码和地址码，分别表示何种操作和存储地址程序：程序是可以连续执行,并能够完成一定任务的一条条指令的集合程序由指令组成第二章：计算机发展及应用【问答填空】考纲：1.Moore定律2.计算机发展的五个阶段Moore定律摩尔定律：微芯片上集成的晶体管数目每3年翻两番(现在不适用改为每3年翻1番)计算机发展的五个阶段第一代电子管计算机(1946年-1957) 主要元器件是电子管第二代晶体管计算机(1958年-1964) 用晶体管代替了电子管第三代中小规模集成电路计算机(1965-1970) 主要以中、小规模集成电路取代了晶体管第四代大规模集成电路计算机(1971至今) 采用大规模集成电路和超大规模集成电路第五代计算机智能计算机扩展与练习问：什么是摩尔定律，该定律是否永久生效？为什么？摩尔定律指出，微芯片上集成的晶体管数目以每三年翻两番的规律递增，但由于物理极限的闲置，摩尔定律不能永久生效第三章：系统总线【问答计算】重点考纲: 1.系统总线的概念及类型2.总线仲裁方式3.总线特征及性能指标：总线宽度、总线时钟频率、总线带宽4.总线结构及控制方式5.流行的总线标准系统总线的概念及类型总线分成三大类：片内总线(芯片内部的总线)、系统总线(计算机各部件之间的信息传输线)、通信总线(计算机系统之间或计算机)系统总线分为三大类：数据总线、地址总线、控制总线数据总线：传输各功能部件之间的数据信息，总线宽度特指数据总线的根数，是衡量系统性能的一个重要参数(双向传输，其位数与机器字长，存储字长有关)地址总线：用来指出数据总线上的数据源或目的数据在主存单元的地址或I/0设备的地址，(单向传输，只能读或写，地址线的位数与存储单元个数有关，如地址线有20根，则对应的存储单元个数为220)控制总线：用来发出各种控制信号的传输线(可进可出，可以认为是双向)总线特征及性能指标：总线宽度、总线时钟频率、总线带宽总线特性：机械特性(尺寸、形状、管脚数、排列顺序)、电器特性(传输方向和有效电平范围)、功能特性(每根传输线的功能(传地址、传数据和发出控制命令) )、时间特性(信号的时序关系)总线的性能指标：总线宽度：数据线的根数标准传输率：每秒传输的最大字节数（MBps）时钟同步/异步：同步、不同步总线复用：地址线与数据线复用信号线数：地址线、数据线和控制线的综合总线控制方式：突发、自动、仲裁、逻辑、计数其它指标：负载能力总线结构及控制方式以及总线总裁(总线判优)DMA总线：用于高速I/O设备与主存之间直接交换信息总线总裁方式：分为集中式(链式查询、计数器定时查询、独立请求方式) 和分布式链式查询方式：对电路故障很敏感，优先级别低的设备很难获得请求计数器定时查询方式：相比链式查询多了一组设备地址线，少了一根总线同意线(BG)，能改变计数器的初值从而优先次序可以改变，但增加了控制线(设备地址)数，控制也变得复杂独立请求方式：响应速度快，优先次序控制灵活(通过程序改变)，但控制线数量多，总线控制更复杂(硬件成本最高)总线通讯控制：同步通信、异步通信(不互锁、半互锁、全互锁)、半同步通信流行的总线标准PCI总线：外设使用AGP总线：显卡使用RS-232C总线：串行总线USB总线：热拔插扩展与练习1.一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段2.总线同步影响总线效率的原因是：必须按照最慢速度来设计公共周期问：总线时钟频率为33MHz，总线宽度为32位，则总线带宽为多少？33MHz ×32bit = 33MHz ×4B = 132MBps注：总线带宽=总线频率(每秒传输次数)×总线宽度(每秒传输多少位数据)。