低功耗触发器比较分析及计算机模拟 别业论文开题报告

毕业设计（论文）开题报告（含文献综述、外文翻译）题目低功耗触发器比较分析及计算机模拟姓名学号专业班级所在学院指导教师（职称）二○年月日毕业设计（论文）开题报告（包括选题的意义、可行性分析、研究的内容、研究方法、拟解决的关键问题、预期结果、研究进度计划等）1. 选题的背景和意义在集成电路技术的发展过程中，如何减少集成电路的功耗一直是提高集成电路芯片的集成度和集成电路工作效率的关键问题。

从而，低功耗触发器的比较分析作为集成电路低功耗研究的一部分，也一直是国内外学者研究的一个热点问题。

同时，低功耗触发器比较分析及计算机模拟要涉及电子信息工程专业的许多课程，包括模拟电路、数字电路等，在分析研究过程中需要应用许多所学的专业知识。

因此,选择低功耗触发器比较分析及计算机模拟作为此次毕业设计的课题具有现实的意义。

1.1 选题的背景50年前，当Jack Kilby展示那个小小的只有几个晶体管、二极管、电容、电阻组成的完整电路时，没人能预料到如今它已在我们的生活中无处不在。

毫无疑问，这个发明改变了我们的生活同时也开创了一个新的集成电路时代。

现如今，随着集成电路技术的飞速发展，集成电路芯片的规模日益扩大，电路的集成度也在提高。

然而，集成度和工作频率的大幅增加使得集成电路功能更加强大，应用更加广泛的同时也使得电路系统的功率大幅增加。

这使得寻求降低芯片功率损耗的低功耗设计技术成为当今集成电路设计的一个热点[1]。

触发器（Flip-Flop）是一种可以存储电路状态的电子元件，广泛应用于计数器、运算器、存储器等电子部件。

在CMOS集成电路的时序逻辑电路中，触发器是电路实现逻辑功能必不可少的一个环节，同时也是降低整个CMOS集成电路功耗的突破口[2]。

所以，触发器的低功耗设计一直是国内外专家学者研究的热点课题，各式各样的低功耗触发器被设计出来并在各个领域得到实际应用。

1.2 国内外研究现状先前几年国内外在低功耗触发器的研究中，大部分方案通过控制时钟信号来减少触发器的动态功耗。

但最近一些年，随着集成电路技术的提高，电路的漏电流越来越大，直接造成了漏电流功耗迅速增大[3]。

因此，越来越多的专家学者将目光投向了静态功耗的研究，从而产生了一些设计通过优化触发器的设计来减少漏电流，从而减少触发器的静态功耗。

在近年来出现的众多低功耗触发器中，双门控触发器[3]是一种通过门控时钟技术将电路无计算任务部分的时钟停下，减少无用功耗的触发器。

它就是一个典型的通过控制时钟信号来减少触发器功耗的设计方案。

但是这个类型的设计的缺点是时钟信号产生电路复杂，增加额外功耗[4]。

而在文献[5]中，Kang SM等人在设计低摆幅时钟双边沿触发器[4]的过程中多次强调了优化触发器的逻辑结构从而减少电路漏电流和时钟误差等对于减少触发器功耗的重要性。

这个低摆幅时钟双边沿触发器[4]与传统的设计相比，无论是在功耗，还是在能量的利用效率上，都有很大的改进，但它在工作速度上仍有改进的空间。

1.3 发展趋势在迅猛发展的集成电路技术的推动下，低功耗触发器也一直处在高速发展的阶段。

从而，低功耗触发器的发展趋势是和集成电路技术的发展趋势保持一致的，即朝着更高的速度和性能方向发展。

推动低功耗触发器发展的主要动力是人们对更强大的性能、更高的工作效率以及更小的封装体积的追求。

通过对一些国内外文献的参阅学习后发现：在设计思路上，低功耗触发器的设计正在向着多元化的方向发展。

其他相关领域的技术和理念也被设计者们尝试着融入到触发器的设计中去；在触发器性能的实现上，低功耗触发器的设计正在向着高速化的方向发展。

设计者们在保证实现低功耗设计要求的前提下，都把提高电路速度作为一个重要目标。

2．研究的基本内容在本次对于课题“低功耗触发器比较分析及计算机模拟”的研究工程中，需要完成的基本内容是掌握CMOS电路的工作特点；对CMOS双边沿触发器进行综述;熟悉使用HSPICE进行电路模拟与分析的方法;对若干CMOS双边沿触发器的功耗、速度等作仿真比较。

2.1 基本框架在对国内外的一些优秀文献的参阅学习后，对于本次课题研究的基本框架已经有了一些计划。

本次课题研究工作拟分成如下几部分来完成：（1）了解传统CMOS双边沿触发器的基本知识，对传统CMOS双边沿触发器进行综述并举例分析。

（2）选定1-2个有代表性的新型低功耗CMOS双边沿触发器的设计，并对他们进行详尽的介绍和电路模拟和分析。

（3）将举例列出的各个低功耗触发器的模拟数据从功耗、速度等方面进行对比分析。

并且根据对比结果阐述他们的优缺点。

（4）总结之前的分析，并通过之前的分析对低功耗触发器的设计提出自己的见解。

2.2 研究的重点和难点在此次对于“低功耗触发器比较分析及计算机模拟”课题的研究的过程中，掌握使用HSPICE对各种低功耗触发器进行电路模拟与分析是重点。

这是因为对各种低功耗触发器的比较分析是本次课题研究的核心内容。

然而，是否能够正确的使用HSPICE是能否正确的完成电路模拟和分析的基础。

然后，如何正确合理的对不同CMOS双边沿触发器的功耗、速度等作仿真比较，并做出正确合理的分析与总结则是本次课题研究的难点。

这是因为不同的低功耗触发器设计有着不同的电路结构和设计原理。

要对这些低功耗触发器在功耗、速度等方面进行比较和优缺点解析需要在熟练掌握HSPICE使用方法的基础上对CMOS电路原理、CMOS双边沿触发器原理等知识有一定的理解。

2.3 拟解决的关键问题对于一次成功的课题研究，全面的分析和独到的见解是必不可少的关键部分。

本次课题研究也不会例外。

所以，在本次课题研究的基本内容中，如何在经过对若干个CMOS双边沿触发器的功耗、速度等作仿真比较之后总结出它们各自的优缺点并在这个基础上形成自己的独到见解是需要解决的关键问题。

3．研究的方法及措施通过对本次研究课题的基本内容和要求的初步理解，确定了本次课题的研究方法为通过HSPICE对选定的CMOS双边沿触发器的功耗、速度等作仿真比较。

由此，HSPICE作为本次课题研究过程中最重要的研究工具将在本次课题研究中起到至关重要的作用。

HSPICE 是Meta-Software 公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序。

它可与许多主要的EDA设计工具，诸如Cadence，Workview等兼容，能提供许多重要的针对集成电路性能的电路仿真和设计结果。

采用HSPICE 软件可以在直流到高于100MHz 的微波频率范围内对电路作精确的仿真、分析和优化。

在实际应用中，HSPICE能提供关键性的电路模拟和设计方案[6]。

同时，基于之前所述的研究方法，本次课题研究的措施为通过HSPICE软件对选定的几种CMOS低功耗双边沿触发器的功耗、速度等作仿真比较。

然后，对仿真比较结果进行总结从而形成自己的观点。

4．预期研究成果通过对CMOS电路和CMOS双边沿触发器的了解学习，完成一份对CMOS 电路工作特性和CMOS双边沿触发器的综述;在熟悉掌握使用HSPICE进行电路模拟与分析的方法后对2-3个CMOS双边沿触发器的功耗、速度等作仿真比较；完成对近些年出现的CMOS低功耗触发器的优缺点归纳，并总结出自己的观点。

然后，将这些研究成果在论文中完整的体现出来。

5．研究工作进度计划在充分考虑了各个阶段研究内容的相互关系和难易程度，同时结合指导教师对于本课题在任务书和进度表中规定的时间安排之后。

本次课题研究的工作进度安排如下：第七学期：（1）第6-9周，查阅文献。

（2）第10-12周，外文翻译以及文件综述的撰写。

（3）第12-14周，开题报告的撰写及其答辩修改。

第八学期：（1）第1-3周，对近年来出现的低功耗沿触发器进行收集、了解、筛选后选定2-3个比较典型的低功耗触发器用于之后的分析比较。

（2）第3-5周，熟悉掌握HSPICE软件的使用，然后通过HSPICE软件对选定的触发器的功耗、速度等作仿真比较.并记录结果。

（3）第6-9周，对仿真比较的结果进行分析，并总结出一些独到的见解。

（4）第10-12周，撰写毕业设计论文。

（5）第13-14周，论文的答辩与修改。

6．其他需要说明的问题毕业设计（论文）文献综述（包括国内外现状、研究方向、进展情况、存在问题、参考依据等）低功耗触发器比较分析及计算机模拟1. 国内外研究现状50年前，当Jack Kilby展示那个小小的只有几个晶体管、二极管、电容、电阻组成的完整电路时，没人能预料到如今它已在我们的生活中无处不在。

毫无疑问，这个发明改变了我们的生活同时也开创了一个新的集成电路时代。

现如今，随着集成电路技术的飞速发展，集成电路芯片的规模日益扩大，电路的集成度也在提高。

然而，集成度和工作频率的大幅增加使得集成电路功能更加强大，应用更加广泛的同时也使得电路系统的功率大幅增加。

这使得寻求降低芯片功率损耗的低功耗设计技术成为当今集成电路设计的一个热点[7]。

在大规模集成电路设计中，由触发器和时钟网络组成的时钟系统，是影响电路功耗的最重要因素之一。

这是因为时钟是唯一在所有时间都充放电的信号。

时钟信号通常要驱动大的时钟树。

由于时钟树的大量分布，而时钟又是不断跳变的，且很多情况下会引起不必要的门的翻转，因此导致其所消耗的功耗过大，一般情况下占整个芯片功耗的30％[8]。

所以,随着大规模集成电路技术的不断进步，数字系统的运行速度和功耗要求也在不断提高。

从而，对触发器性能参数的要求也更为苛刻——要求触发器应该具有低功耗、短延时、较少的晶体管数目，较大的噪声容限比和较强的抗干扰性等特征[9]。

在这些要求中，对延时和功耗的要求尤为重要。

所以，高性能低功耗的触发器的设计就成为了国内外专家学者研究的热点课题。

先前，国内外在低功耗触发器的研究中，大部分方案通过控制时钟信号来减少触发器的动态功耗。

但是这个类型的设计的往往时钟信号产生电路都比较复杂，增加额外功耗。

现如今，一些设计开始通过优化触发器的设计来减少漏电流从而减少触发器功耗。

随着集成电路技术的提高，电路的漏电流越来越大，，直接造成了漏电流功耗迅速增大[10]。

因此，越来越多的专家学者将目光投向了静态功耗的研究，从而产生了一些设计通过优化触发器的设计来减少漏电流，从而减少触发器的静态功耗。

总的来说，在迅猛发展的集成电路技术的推动下，低功耗触发器的研究也一直处在高速发展的阶段。

同时，低功耗触发器技术的发展趋势是和集成电路技术的发展趋势保持一致的，即朝着更高的速度和性能方向发展。

推动低功耗触发器发展的主要动力是人们对更强大的性能、更高的工作效率以及更小的封装体积的追求。

在设计思路上，低功耗触发器的研究设计正在向着多元化的方向发展。

其他相关领域的技术和理念也被设计者们尝试着融入到触发器的设计中去；在触发器性能的实现上，低功耗触发器的设计正在向着高速化的方向发展。