Multisim电子秒表

电子秒表设计1．实验目的：学习数字电路中的基本 RS触发器，单稳触发器，时钟发生器，译码显示电路等单元电路的综合应用。

学习电子秒表的调试方法。

2．实验原理图 2-1 为电子秒表的电原理图。

按功能分成2.1基本RS触发器图 2-1 的单元Ⅰ部分为用集成与非门构成的基本直接置位和复位的功能。

4 个单元电路进行分析。

RS 触发器。

它属低电平直接触发的触发器，有图 2-1电子秒表原理图它的一路输出Q 作为单稳态触发器的输入，另一路输出Q作为与非门5 的输入控制信号。

按动按钮开关K2到接地，则门一的输出Q =1；门 2 的输出Q=0，K2复位后Q、Q状态保持不变。

再按动按钮开关K1，则Q由0 变为1，门 5 开启，为计数器启动作好准备，Q 由1 变到0，送出负脉冲，启动单稳态触发器工作。

基本 RS触发器在电子秒表中的职能是启动和停止秒表的工作。

2.2单稳态触发器图 2-1 的单元Ⅱ部分为用集成与非门构成的微分型单稳态触发器。

单稳态触发器的输入触发负脉冲信号V i由基本RS触发器Q 端提供，输出负脉冲V0通过非门加到计数器的清除端R。

静态时，门 4 应处于截止状态，故电阻R 必须小于门的开关电阻R off。

定时元件 RC取值不同，输出脉冲宽度也不同。

当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R p和 C p。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

2.3时钟触发器图 2-1 的单元Ⅲ为由555 定时器构成的多谐振荡器，是一种性能较好的时钟源。

调节电位 R p，使在输出端 3 获得频率为50Hz 的矩形波信号。

当基本RS触发器的Q=1时，门 5 开启，此时， 50Hz 脉冲信号通过门 5 作为计数脉冲加于计数器74LS90（Ⅰ）的计数输入端CP2。

2.4计数及译码显示二- 五 - 十进制加法计数器74LS90 构成电子秒表的计数单元。

其中计数器①接成五进制形式，对频率为 50Hz 的时钟脉冲进行五分频，在输出端Q D取得周期为0.1 秒的矩形脉冲，作为计数器②的时钟输入。

Multisim 数字电路仿真实验电子表电路仿真汽车工程系汽13班张昊 010975实验目的用Multisim的仿真软件，对数字电路进行仿真研究实验内容电子表电路的框图如图19.3 所示，其工作要求如下：时钟输入为秒脉冲。

秒计数器为60 进制，BCD 码输出。

秒计数器的进位脉冲送给分计数器，分计数器也是60 进制，BCD 码输出。

分计数器的进位脉冲送给小时计数器，小时计数器是24 进制，BCD 码输出。

各计数器的输出送显示译码器，显示译码器的输出送七段数码管。

设一个开关，开关合向高电平（＋5V 电源），计时开始；开关合向地，各计数器清除。

电子表电路Multisim 仿真设计图如图19.4 所示。

其电路结构是：计数器芯片采用74290N,其中U1、U2 组成秒计数器，U3、U4组成分计数器，U5、U6 组成小时计数器。

显示译码器采用7448N。

开关J1控制计数和清除。

其他门电路实现进位或清除逻辑功能。

3.选做实验（1）修改图19.4 电路，实现时、分、秒的对表逻辑。

（2）自拟一个电路进行仿真实验。

电路分析本实验中最重要的部分是由两片74LS90组成100以内任意进制计数器的原理。

原实验电路图分为两部分，一是计数器部分，二是译码显示部分。

计数器部分由六个74LS90芯片组成的两个60进制计数器和一个24进制计数器级连而成，由秒脉冲使其实现对时，分，秒的计时功能。

其中通过逻辑电路保证分钟计数器的输入信号为秒计数器的进位脉冲，时计数器的输入脉冲为分计数器的进位脉冲。

另外，还具有同时手动清零的功能。

译码显示部分由译码器7448N和七段数码显示管组成，实现将计数器的值用数码显示的功能。

对原电路的改进由上述对原电路各部分功能的分析，为方便实验，在不影响其功能的前提下，我认为有几个地方可以作如下修改。

首先，可以选用四输入的带有译码电路的数码管代替原有译码显示部分，这样可以使得电路更加简洁，便于分析。

第二，原电路的进位逻辑（以秒计数器向分计数器进位为例）为当秒计数器的两个74LS90芯片分别显示6和0时将两者的输出信号作与运算后进位，这样做是保证在秒计数器为60时进位，而实际上，由于秒计数器本来是一个独立的60进制计数器，它的结构保证了会在十位数字为6，个位数字为0时清零，因此不会出现十位为6，个位不为零的情况出现，因此，只要依据十位数字判断是否进位就可以了，这样又可以大大简化原电路。

电子技术课程设计报告班级电信工程1101姓名学号指导教师2014年1 月所选课题：数字时钟一．设计要求多功能数字钟：能够准确显示时、分、秒时间，具有校时功能和闹钟功能。

要实现校时功能需要分别针对时分秒的校时电路，要实现1Hz的秒钟计数需要时钟振荡电路，所以数字钟电路一般由数码显示器、计数器、时钟振荡器和校时电路等几个部分组成。

二．设计思路及电路原理图数字时钟的总电路图如下所示：数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。

电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS192D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。

另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

闹钟由16个异或门，16个非门，2个8端与门，1个2端与门，1个灯泡组成。

电路原理框图如下：脉冲形成电路由555计时器组成的振荡电路。

考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。

555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，所以参数可以确定为：C1=10uF，C2=100nF，R1=45Ω，R2=50Ω（以上设置在实际仿真的时候速度过慢，故在实际仿真中)脉冲形成电路如下:分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。

分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。

分频电路如下所示：在数字时钟电路中，分与秒的计数电路是分别由两个74LS192D组成的60进制的计数电路实现的。

数字时钟的Multisim设计与仿真电子电路Multisim设计和仿真学院：专业和班级：姓名：学号：数字时钟的Multisim 设计和仿真一、设计和仿真要求学习综合数字电子电路的设计、实现和调试1.设计一个24或12小时制的数字时钟。

2. 要求：计时、显示精确到秒；有校时功能。

采用中小规模集成电路设计。

3. 发挥：增加闹钟功能。

二、总体设计和电路框图1. 设计思路1).由秒时钟信号发生器、计时电路和校时电路构成电路。

2).秒时钟信号发生器可由555定时器构成。

3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

2. 电路框图三、子模块具体设计 1. 由555定时器构成的1Hz 秒时钟信号发生器。

由下面的电路图产生1Hz 的脉冲信号作为总电路的初输入时钟脉冲。

分计数器 时计数器 秒计数器 译码器 译码器 译码器 校时电路秒信号发生器 数码管显示 数码管显示 数码管显示 图 1. 数字钟4. 校时电路校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

如图，当开关A,B 闭合，C,D 断开时，电路进行正常的计时工作；当开关A,B 断开，C,D 闭合时，就可以自动进行校时。

当然也可以手动校准时间，这是需要不断地闭合、断开开关，每次只改变一个数。

其中C 是校时开关,D 是较分开关，开关E 用来控制秒得校准，断开时，秒显示为0。

四、整体电路原理图 整体电路共分为五大模块：脉冲产生部分、计数部分、译码部分、显示部分、校时部分。

主要由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED 七段显示数码管、时间校准电路构成。

数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。

基于Multisim10的智能秒表设计随着经济的发展和人们生活水平的提高，特别是近几年信息技术的发展，智能化的电子产品改变着人类的生活细节。

近年来，智能秒表的运用范围也越来越广，其辅助功能越变得越来越重要，它能够实现0～99 s的自动计时、停止、归零等功能，避免了传统由人来控制秒表时间的不变，大幅减小了计算误差，在各种比赛中具有重要的意义。

智能秒表利用一种全能的电子电路仿真软件，提高产品的设计质量。

1 Multisim10Multisim10是美国国家仪器(NI)有限公司推出的一种全功能电子仿真软件，主要运用于板级的模拟/数字电路板的设计工作。

这种仿真工具包含电路原理图的图形输入、电路硬件描述语言输入方式，仿真分析能力比较强大。

Multisim提炼了SPICE仿真的复杂内容，能够使设计师在没有深入的SPICE技术情况下也能够很快地捕获、仿真和分析新的设计，通过Multisim和虚拟仪器技术，PCB设计工程师可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

Multisim10能够见硬件设计、调试、仿真集成在软件环境下，采用虚拟器件的电路元件和虚拟的测量仪器，能够实现设计与实验的同步进行，方便修改调试，降低实验成本，提高实验速度，使实验成功的电路能够直接在产品开发中使用，比传统的仿真软件具有较大的优势。

2 智能秒表设计2.1 系统框架智能秒表的设计一般由单片机、按键电路、数码管以及穿行到并行的转换电路构成，其中按键电路设计2个按键K1、K2，K1的主要功能是启停智能秒表，K2的主要功能是自识初始值，而且担负秒表的计时、暂停等功能，案件信息由单片机采集。

数码管构成秒表的显示功能，通过单片机将串行信号发送到74LS164，然后再将串行信号转换成并行信号输送到数码管实施显示，以便实现功能的自动化显示。

智能秒表在进行设计之前首先进行Multisim10仿真实验，根据智能秒表的工作需要，选择合适的器件进行仿真实验。

一．Multism软件简介。

Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。

它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。

工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。

Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。

通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

EDA就是“Electronic Design Automation”的缩写技术已经在电子设计领域得到广泛应用。

发达国家目前已经基本上不存在电子产品的手工设计。

一台电子产品的设计过程，从概念的确立，到包括电路原理、PCB版图、单片机程序、机内结构、FPGA的构建及仿真、外观界面、热稳定分析、电磁兼容分析在内的物理级设计，再到PCB钻孔图、自动贴片、焊膏漏印、元器件清单、总装配图等生产所需资料等等全部在计算机上完成。

EDA技术借助计算机存储量大、运行速度快的特点，可对设计方案进行人工难以完成的模拟评估、设计检验、设计优化和数据处理等工作。

1EDA已经成为集成电路、印制电路板、电子整机系统设计的主要技术手段。

美国NI公司（美国国家仪器公司）的Multisim 9软件就是这方面很好的一个工具。

启动Multisim 2001后，将出现如图1所示的界面。

界面由多个区域构成：菜单栏，各种工具栏，电路输入窗口，状态条，列表框等。

通过对各部分的操作可以实现电路图的输入、编辑，并根据需要对电路进行相应的观测和分析。

用户可以通过菜单或工具栏改变主窗口的视图内容。

Multisim 2001提供了多种工具栏，并以层次化的模式加以管理，用户可以通过View菜单中的选项方便地将顶层的工具栏打开或关闭，再通过顶层工具栏中的按钮来管理和控制下层的工具栏。

基于Multisim的数字时钟设计1 引言时间对于人们来说总是那么的宝贵，工作的忙碌性和繁杂性容易使人们忘记当前的时间。

于是，20世纪末，,电子技术有了飞快地发展，不仅在通信技术上用数字信号替代模拟信号，数字时钟相比模拟钟能给人一种一目了然的感觉，它不仅可以同时显示时、分和秒。

数字时钟具有走时精确，方便简单等优点。

对于Multisim软件进行数字时钟的设计和仿真。

数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。

数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。

现在主要用各种芯片实现其功能，更加方便和准确。

Multisim10.0作为一种高效的设计与仿真平台。

其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。

2 设计思路1).由秒时钟信号发生器、计时电路构成电路。

2).秒时钟信号发生器可由555定时器构成。

3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

3 主要内容熟悉Multisim10.0仿真软件的应用；设计一个数字时钟，能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。

4 数字时钟模块设计数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成，秒计数周期60s。

同样分时钟电路由计数器、译码器、数码管组成，计数周期为60min，与秒时钟电路不同的是脉冲信号由秒时钟电路提供。

时时钟电路采用同样的设计，计数周期为24h。

4.1 数字时钟秒脉冲信号的设计振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器组合而成。

目录1.设计任务 (1)2.设计原理及方案 (2)2.1设计方案 (2)2.2设计原理 (2)3.设计步骤和结果 (3)3.1振荡器 (3)3.2计数器 (3)3.3控制电路 (4)4.总电路图 (5)5.课程设计总结 (6)6.设计体会 (7)参考文献 (8)- I -数字电子技术课程设计报告1.设计任务电子秒表是测定段时间间隔的仪表，由振荡电路、计数器、译码器、显示电路等部分组成，其中振荡器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。

技术要求:1、采用中、小规模数字集成电路实现。

2、具有清零、启动计时、暂停计时及继续计时等控制功能。

3、可以准确显示00.00-99.99。

4、由七段LED显示器显示。

5、控制开关两个:启动(继续)暂停计时开关和复位开关。

6、利用Multisim (或EWB)进行电路仿真与调试。

- 1 -数字电子技术课程设计报告2.设计原理及方案2.1 设计方案该方案采用的是用555振荡器产生一个100HZ的脉冲，送入十进制加法计数器74LS290，通过共阴极七段数码管来显示结果，可以准确显示00.00-99.99秒的计时，并且能够通过控制电路实现启动、暂停、和清零功能。

设计流程图如图2.1图2.1 流程图2.2 设计原理由555振荡器产生100Hz脉冲信号，作为10毫秒的计时脉冲；10毫秒计数器计满10后，向100毫秒计数器产生进位脉冲；100毫秒计数器计满10后，向1秒计数器产生进位脉冲；1秒计数器计满10后，向10秒计数器产生进位脉冲。

计数器的输出经显示译码器译码后送显示器显示。

该电路设置两个控制键控制“S1”,“S2”。

键“S1”控制电路的清零功能，键“S2”控制电路的暂停功能。

- 2 -数字电子技术课程设计报告3.设计步骤和结果3.1振荡器振荡器是数字秒表的核心。

振荡的稳定度及频率的精度决定了数字式秒表的精确度，一般来说振荡器的频率越高，计时精度也越高。

Multisim做的数字时钟!完美运行班级电信工程1101姓名学号指导教师2014年 1 月所选课题:数字时钟一(设计要求多功能数字钟:能够准确显示时、分、秒时间，具有校时功能和闹钟功能。

要实现校时功能需要分别针对时分秒的校时电路，要实现1Hz的秒钟计数需要时钟振荡电路，所以数字钟电路一般由数码显示器、计数器、时钟振荡器和校时电路等几个部分组成。

二(设计思路及电路原理图数字时钟的总电路图如下所示:数字时钟工作原理:数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。

电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS192D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，1小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。

另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

闹钟由16个异或门，16个非门，2个8端与门，1个2端与门，1个灯泡组成。

电路原理框图如下:脉冲形成电路由555计时器组成的振荡电路。

考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。

555振荡器的参数确定:T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，所以参数可以确定为:C1=10uF，C2=100nF，R1=45Ω，R2=50Ω(以上设置在实际仿真的时候速度过慢，故在实际仿真中)脉冲形成电路如下:2分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。

分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。

分频电路如下所示:在数字时钟电路中，分与秒的计数电路是分别由两个74LS192D组成的60进制的计数电路实现的。