基于精度的12位逐次逼近型ADC的研究与设计

学位论文作者签名： 日期： 年 月 日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有 权保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和 借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密□， 本论文属于 不保密□。 在 年解密后适用本授权书。
华中科技大学 硕士学位论文 基于精度的12位逐次逼近型ADC的研究与设计 姓名：胡春 申请学位级别：硕士 专业：软件工程 指导教师：应建华 20090527
华 中 科 技 大 学 硕 士 学 位 论 文
摘 要
本文设计的是 12 位逐次逼近型 ADC(Analog to Digital Converter)， 主要包括采样 /保持电路、比较器、 DAC(Digital to Analog Converter)模块以及带隙基准电流源。采 样/保持电路采用的是 CMOS 开关， 比单沟道 MOS 开关有更大的导通状态动态范围。 其中的单位增益运放采用的是 rail-to-rail 差分输入结构， 实现了输入共模范围从 0 到 Vdd 的轨到轨输入，电流补偿技术使得输入跨导恒定，从而减小了频率补偿的难度 使得相位裕度达到了 78°，Class AB 的输出方式使得运放在保持高效率输出的情况 下减小了信号失真，同时折叠式共源共栅负载和两级放大的结构使运放能够达到 90dB 的高增益。比较器的输入和负载部分同运放一样，不同的是输出采用的是推挽 输出， 该结构能够保证在不牺牲速度的情况下， 提高其驱动大容性负载的能力。 DAC 模块采用的是串行电阻电压按比例缩放结构， 由相同类型 DAC 缩放组合分别处理高 、 低六位有效字，使得该模块的面积尺寸缩小很多。带隙基准电流源的基准电压随温 度变化的幅度很小，温度曲线表明三种模型下总的温度系数为 46.67 ppm/℃。 整个电路的仿真采用的是 0.25 µ m CMOS 工艺，电源电压为 3.3V。仿真软件采 用的是 Synopsys 公司的 Hspice-2005。仿真结果表明，设计的 ADC 分辨率在允许的 共模范围中间电平能够达到 12 位，功耗为 6.6mW，积分非线性 INL 和微分非线性 DNL 均超过了 1LSB，在性能方面需要提高。
1.2 国内外研究现状和发展趋势
随着 CMOS 工艺的不断进步、芯片集成度的不断提高以及电源电压逐步下降，
1
华 中 科 技 大 学 硕 士 学 位 论 文
集成电路正在朝低压低功耗迈进。国外许多公司为了适应这一发展趋势要求，都走 在了新一代高性能数据转换器研究与生产的前列，且取得了一定的成果。而国内模 数转换器的发展起步较晚，与国外相比研发水平还十分落后，大多数设计仍然处于 模拟仿真阶段，不是以芯片实测形式来验证。 世界上第一款单片 ADC 是在 1974 年 RichardoESuarez 用 MOS 工艺实现的电荷 再分布型 ADC[5]如今 ADC 已经发展了三十多年， 精度和转换速度都在朝着集成电路 工艺的极限发展，功耗和面积也越来越小。但是精度和速度是对立的，目前只能通 过牺牲一个来实现另外一个。如： 随着半导体技术的发展，ADC 的发展也受新材料新工艺等方面的限制，所以综 合以上考虑，ADC 以后的发展趋势基本上有如下几个方向[6]： （1）向低压、低功耗及小面积方向发展 目前流行的 ADC 基本上都是使用 1.2-3.3V 的单电源，功耗只有十几毫瓦，芯片 面积也降至 0.8mm 2 以下，可选择的工艺有 CMOS 工艺和 BICMOS 工艺。 （2）向高性能方向发展 高性能主要是指在速度和精度上的飞跃发展，目前的并行或者快闪结构都是属 于高速 ADC 结构， 而过采样模数转换器更是在高精度性能方面超越了奈奎斯特模数 转换器，成为目前比较热门的研究之一。 （3）向单片方向发展 混合信号集成技术的发展必然导致单片化。采用 CMOS 工艺的 ADC 可以与其 他数字电路集成在一起实现嵌入式系统。这种应用使得芯片的性能得以提高且减少 了外围电路，应用更加方便。 （4）向极限工艺、多样工艺发展 单片集成方向要求 ADC 能够更好地与数字电路兼容，首先得体现在工艺方面。 数字电路采用的工艺大多是领先于模拟电路， 所以高性能 ADC 必须朝着极限工艺以 及多样工艺方向发展。
关键词：ADC
逐次逼近式
rail-to-ra 中 科 技 大 学 硕 士 学 位 论 文
Abstract
This paper presents the design of a 12bit successive approximation (SAR) ADC mainly including sample/hold circuit, comparator, digital logic control, DAC module and bandgap reference current circuit. The sample/hold circuit adopted CMOS switches to increase its dynamic area comparing with single channel switch in induced condition. The unity-gain amplifier in the sample/hold circuit adopted rail-to-rail differential input architecture to improve the common input range from 0 to Vdd to realize full scale input.Current compensation ensured input transconductance gm constant to easy frequency compensation making the phase margin reach 78 ° .Its Class AB output way weakened the signal distortion with high output efficiency. Besides, two level amplifiering stage and folded cascode architecture maintained high gain to reach 90dB.As for the comparator, input and load parts are the same with the unity-gain amplifier. The difference between them was that comparator adopted push pull output way to improve its ability of driving large capacitance load. DAC module adopted voltage scaling architecture of series connecting resistors to process high six MSB and low six LSB respectively, which largly decrease the module size.Temperature coefficient of bandgap reached 46.67 ppm/℃. The whole circuit system was simulated on 0.25 µ m CMOS process, power supply is 3.3V. The simulating software was Synopsys Company’s Hspice-2005. The simulation result shows that the designing ADC sensitivity is 12bits, power consumption is 6.6mW, INL and DNL exceeds 1LSB which indicates the performance needs to be improved.
Keywords : ADC
SAR (Successive Approximation Register)
rail-to-rail amplifier
DAC module
II
独创性声明
本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他 个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集 体， 均已在文中以明确方式标明。 本人完全意识到本声明的法律结果由本人承担 。
2
华 中 科 技 大 学 硕 士 学 位 论 文
1.3 所做工作和论文结构安排
本次论文撰写之前，做了大量的准备工作，包括阅读了大量文献来搭建整个逐 次逼近型 ADC 系统，分析系统中的重要模块如：采样 /保持电路、 DAC 、比较器等 对系统在精度和响应时间方面的影响，对每个子模块进行部分结构的设计和仿真调 试以及最后的整仿。在完成所有工作的基础上，整理设计思路和归纳实践总结，完 成本次论文的撰写工作。本次论文的主要工作和内容安排如下： 第一章：绪论，目的在于介绍本次论文的研究目的和意义：逐次逼近型 ADC 在 性能方面的高性价比以及它比较开阔的市场前景。 其次介绍的是国内外 ADC 的发展 状况和趋势， 使我们知道 ADC 以后是朝着低压、 低功耗以及单片化的总体方向发展 ， 最后介绍了本次论文所做工作和本论文特色。 第二章： AD 转换的基本原理概述，包括滤波、采样 /保持、量化和编码四个步 骤，本章属于基础知识回顾章节，在总结了 ADC 工作原理的基础上，按照 ADC 的 处理速度将其分为串行、中速和高速三个类别进行介绍，最后介绍了 ADC 的性能参 数。 第三章：逐次逼近型 ADC 系统结构设计和分析，通过框图和信号走向介绍了逐 次逼近型 ADC 系统结构组成，包括：预处理模块、采样 /保持电路、比较器、 DAC 模块、数字控制逻辑、带隙电流源偏置等，同时给出了逐次逼近的过程图，便于理 解系统原理。接着分析了系统重要模块：采样 /保持电路、比较器以及 DAC 模块的 相关参数对系统的精度和响应时间的影响，该部分都是通过公式推导进行，也依此 确定了单位增益运放和比较器的相关设计指标。 第四章：逐次逼近型 ADC 的电路模块设计，本章的内容较多，主要是对其中的 各个组成模块进行具体的设计分析。单位增益运放和比较器分了输入、负载和输出 三部分介绍其结构同时结合第三章系统的要求给出了设计指标参数和参数调试方 法。DAC 模块结构原理比较简单，但是结构复杂，在结合框图介绍了原理之后，对 结构进行了分块以及其中的关键点如高、低参考电压源等该如何选择。数字逻辑控 制主要是结合电路图进行时序分析。带隙部分给出了详细的电路结构分析和公式推