重理工 集成电路设计原理思考题、作业、提问答案大全

第一章绪论1.请叙述系统集成的概念、目的以及所涉及关键技术。

所谓系统集成，就是通过结构化的综合布线系统和网络技术，将各个分离的产品、功能和信息等集成到相互关联的、统一和协调的系统之中，使资源达到充分共享，发挥整体效益，以达到整体性能最优。

系统集成优点是使所要达到的目标-整体性能最优，所有部件和成分合在一起后不但能工作，而且所组成全系统具有低成本的、高效率的、性能匀称的、可扩充性和可维护的特点。

系统集成是一种新兴技术与服务方式，是近年来国际信息服务业中发展势头最猛的一个行业。

系统集成包括功能集成、网络集成、软件界面集成等多种集成技术。

具体涉及到不同信息在集成系统各层次上的融合、各不同层次的总体配臵、信息流的分配与控制、系统的优化及多目标优化与决策、系统的建模、系统接口和操作系统的设计以及系统的可靠性等关键技术。

2.什么是负载效应？如何消除测量系统的负载效应？负载效应广义概念是指某一系统(或环节)后接另一系统(或环节)，由于其相互作用和影响而产生的种种现象。

两个环节连接，系统前后环节之间发生能量交换会产生如下现象：①两系统连接处甚至整个系统的状态和输出都发生变化；②两系统共同构成一个新系统，会保留原两系统的主要特征，但与原系统直接串联或并联后的特征不一致。

负载效应狭义概念是由于负载变化而引起输出稳定量变化的效应。

测量系统的负载效应指测量系统与被测对象之间、测量系统内部各环节之间互相联接相互作用而产生的现象。

接入测量装臵，形成被测对象负载，故尽量采用非接触传感方式减少负载效应；后接环节总是成为前面环节的负载，并对前面环节的工作状态产生影响。

减少其负载效应措施包括：①后接环节提高后续环节(负载)输入阻抗；②在原来两个相联接的环节中，插入高输入阻抗、低输出阻抗放大器，减小吸取前面环节能量，减小承受后一环节后电压输出变化，减轻总的负载效应; ③使用反馈或零点测量原理，使后面环节几乎不从前环节吸取能量。

第二章集成系统传感器选择3.如何理解传感器发展的微型化、智能化、多功能化、集成化特点？⑴传感器微型化指传感器尺寸极度缩小，如敏感元件的尺寸从微米级到毫米级、甚至达到纳米级，主要采用精密加工、微电子以及微机电系统技术。

1、 求N ＋硅NMOS 晶体管的阈值电压和体因子K 。

设t OX =0.1um ， N A ＝3×1018/cm 3。

多晶硅栅掺杂浓度N D ＝1020/cm 3。

氧化层和硅界面处单位面积的正离子电荷为1010cm -3 解答：（1）P 型衬底体因子OXA S C N q K ε2=，其中C q cm F cm N S A 1914318106.1/10854.89.11/103--⨯=⨯⨯=⨯=，，εmT C OXOXOX μεε1.09.30⨯==。

计算可得V K 13.29=（2）V T 有三部分组成：a 、平带电压V FB ；由两部分组成OXOXbulk poly FB C Q V -=-φ。

其中bulk poly -φ为栅多晶硅和体硅的功函数差；)ln(DA bulk poly N N q kT米势＝多晶硅费米势－硅体费=-φ Q ox 为界面电荷；b 、降落在栅氧上的电压OXA OX n A OX C QC Q Q V ≈+=；其中F S A S S A F A qN qN Q φεφεφ42)2(≈=c 、半导体表面势)ln(2iA F F F n N q kT＝是衬底费米势，其中φφφ。

所以得到F OXA OX OX bulk poly F OX FB thC QC Q V V V φφφ22+--=++=- 带入相应数值得到当没有衬底偏置效应时（V SB ＝0）阈值电压为V th ＝28.9V 阈值电压的通式为：)22(),(00F SB F th th SB th V K V V V V φφ-++=评注：这个的数字很不正常，一般电路中MOS 器件的阈值电压只有0.7～0.8V 左右。

体效应系数只有0.3左右。

产生这些偏差的原因是衬底浓度太高（3e1018）。

一般的衬底浓度只有1015～1016量级7.1 已知一自举反相器如图题7.1所示，其负载管的W/L ＝2，设其他参数委V T =0.7，V DD =5V ，k ’=1×10-5A/V 2, 忽略衬底偏置效应。

1. Q ：PMOS 和NMOS 晶体管有相同的W ，L 尺寸，并且他们的V gs ，V ds 也相同，该电压使PMOS 和NMOS 同时处于饱和工作区，请问这两个晶体管中谁的饱和电流更高，为什么？A ：NMOS 的饱和电流更高，和载流子有关，P 管是空穴导电，N 管电子导电，电子的迁移率大于空穴，同样的电场下，N 管的电流大于P 管，因此要增大P 管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等2. Q ：论述静态CMOS 反相器的工作原理及其优点。

A ：工作原理：输入In 为1时，PMOS 截止，NMOS 导通，输出节点和接地节点之间存在直接通路Out 为0，输入为0时，PMOS 导通，NMOS 截止，输出节点和电源之间存在直接通路Out 为1。

V DD优点：1）输出高电平和低电平分别为VDD 和GND ；2）逻辑电平与器件的相对尺寸无关（无比逻辑），所以晶体管可采用最小尺寸，稳态时输出和VDD 或GND 之间总存在一条具有有限电阻的通路； 3）CMOS 反相器输入电阻极高，稳态输入电流几乎为零；4）CMOS 在稳态情况下电源线和地线没有直接通路，没有电流存在（忽略漏电流），因此该门不消耗任何静态功耗。

3. Q ：两个串联的NMOS 晶体管M1，M2（如下图），已知M1和M2的体电压，M1的源、漏电压，电流，及M1和M2的尺寸（W/L ），求M2的阈值电压，漏电压，并指出M2当前处于哪一工作区（注：NMOS 晶体管零阈值电压V T0n =0.6 V ，费米电势近似 -0.3V ，体效应系数为0.4，工艺跨导为8.9x10-5A/V 2，V DSATn =0.63V 忽略沟道调制影响）。

A ：222202SB S B V V V V =−=−=，0T T V V γ=+，20.60.40.94T V V =+=，2222DS GS GS T V V V V =>−，所以M2可能处于夹断饱和工作区，还有可能发生速度饱和，因此先考虑发生夹断饱和时的漏电压，()2222n D GS T k I V V =−，222GS T T V V V ==20.94 2.16GS V V ==，221 2.162 4.16D GS D V V V V =+=+=，由2D DSATn V V >，确定M2发生速度饱和，因此222()2DSAT D n GS T DSAT V I k V V V ⎛⎞=−−⎜⎟⎝⎠，2222DSAT D n GS T DSATV I k V V V ⎛⎞+⎜⎟⎝⎠=+，32520.2100.6338.91020.94 2.440.63GS V V −−×⎛⎞+⎜⎟××⎝⎠=+=， 2212.442 4.44D GS D V V V V =+=+=4. Q ：有三个反相器组成的反相器链，输入电容为C i =1pF ，负载电容为C L =1000pF ，如果第一个反相器I 1的尺寸为1，传播延时t p1为70ps （注：γ=1），（1） 请确定其他两个反相器I 2、I 3的尺寸，使反相器链的传播延时最小，并计算该情况下的最小延时；（2） 如果第一个反相器I 1尺寸不变，并且允许在其后边增加任意数目的反相器使反相器链的延时最小，请确定插入反相器的数目，并计算该情况下的最小延时。

第五次作业4.14、改正图题4.14所示TTL 电路的错误。

如下图所示：解答：(a)、B A B A Y ••=•=0，A,B与非输出接基极，Q 的发射极接地。

从逻辑上把Q 管看作单管严禁门便可得到B A Y •=。

逻辑没有错误！若按照题干中所示接法，当TTL 与非门输出高电平时，晶体管Q 的发射结要承受高压，必然产生巨大的电流。

为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。

但发射极加二极管后会抬高输出的低电平电压。

所以只能在基极加一大电阻，实现分压作用。

此外一种方法是采用题4.15（a ）图中的A 输入单元结构。

(b)、要实现由，我们可以使用线与＋得到和B A B A 。

但题干中的线与功能不合理。

若其中一个为高电平且此外一个为低电平时，高电平输出降会往低电平输出灌电流，从而容易引起逻辑电平混乱。

为了消除这一效应，可以在各自的输出加一个二极管。

(c)、电阻不应当接地，应当接高电平 (d)、电阻不应当接VCC ，而应当接低电平4.15、试分析图题4.15（a ），(b)所示电路的逻辑功能。

解答：图（a ）中，单元1实现了A 的电平输入，B 是A 的对称单元。

功能单元2实现了A 和B 输入的或逻辑功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，此外该单元还将或的结果传递给了Q8管 功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。

综上所述，4.15（a ）电路实现功能为B A Y +=，即或非的功能图(b)中，Q1,Q2管仍然实现传递输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递Q9管实现了非功能，Q7,Q8管仍然是用来驱动负载的。

Q9管和Q7,Q8轮流导通综上所述，4.15（b ）实现的功能为B A B A Y +=+=第六次作业：5.1已知一ECL 电路如图题5.1所示，其Vcc=0V ，V EE ＝－4.5V ，V BEF ＝0.8V ，V BB ＝－1.2V ，逻辑摆幅V L ＝0.8V 且对称于参考电压，各管的I E,MAX =5mA ，并假设输入和输出的逻辑电平V i ，V o 互相匹配，且忽略基极电流的影响。

集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。

为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。

绪论1、 画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。

MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。

拥有设计人才和技术，但不拥有生产线。

特点：电路设计，工艺制造，封装分立运行。

环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。

意义：降低成本。

4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。

P13 5．列出你知道的异质半导体材料系统。

GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。

特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。

欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。

8. 简述双极型晶体管和MOS晶体管的工作原理。

P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。

意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。

外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。

集成电路思考题思考题1、将硅单晶棒制作成硅⽚包括哪些⼯序？切断、滚磨、定晶向、切⽚、倒⾓、研磨、腐蚀、抛光、清洗、检验。

2、切⽚可决定晶⽚的哪四个参数？晶向、厚度、斜度、翘度和平⾏度。

3、硅单晶⽚研磨后为何要清洗？硅⽚清洗的重要性：硅⽚表⾯层原⼦因垂直切⽚⽅向的化学键被破坏成为悬挂键，形成表⾯附近的⾃由⼒场，极易吸附各种杂质，如颗粒、有机杂质、⽆机杂质、⾦属离⼦等，造成磨⽚后的硅⽚易发⽣变花发蓝发⿊等现象，导致低击穿、管道击穿、光刻产⽣针孔，⾦属离⼦和原⼦易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅⽚表⾯吸附杂质的存在形态有哪些？对这些形态按何种顺序进⾏清洗？被吸附杂质的存在状态：分⼦型、离⼦型、原⼦型清洗顺序：去分⼦－去离⼦－去原⼦－去离⼦⽔冲洗－烘⼲、甩⼲5、硅⽚研磨及清洗后为何要进⾏化学腐蚀？腐蚀⽅法有哪些？⼯序⽬的：去除表⾯因加⼯应⼒⽽形成的损伤层及污染腐蚀⽅式：喷淋及浸泡6、CMP包括哪2个动⼒学过程？控制参数有哪些？包括：边缘抛光：分散应⼒，减少微裂纹，降低位错排与滑移线，降低因碰撞⽽产⽣碎⽚的机会。

表⾯抛光：粗抛光，细抛光，精抛光7、集成电路制造过程中常⽤的1号、2号、3号清洗液组成是什么？各有什么⽤途？8、硅⽓相外延⼯艺采⽤的衬底不是准确的晶向，通常偏离（100）或（111）等晶向⼀个⼩⾓度，为什么？为了得到原⼦层台阶和结点位置，以利于表⾯外延⽣长。

9、外延层杂质的分布主要受哪⼏种因素影响？外延温度，衬底杂质及其浓度，外延⽅法，外延设备等因素影响。

10、异质外延对衬底和外延层有什么要求？1. 衬底与外延层不发⽣化学反应，不发⽣⼤量的溶解现象；2.衬底与外延层热⼒学参数相匹配，即热膨胀系数接近。

以避免外延层由⽣长温度冷却⾄室温时，产⽣残余热应⼒，界⾯位错，甚⾄外延层破裂。

3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界⾯晶格缺陷多和应⼒⼤的现象。

第一章：1 第一只晶体管发明是在哪个国家？哪个实验室？发明人是谁？答：美国Bell实验室肖克莱2 第一片IC发明是在哪个国家？哪个公司？发明人是谁？答：美国TI公司Kilby3 按规模分类IC有几种？简要说明每种类型的集成度？答4 按功能分类IC有几种？简要说明每种类型的特征？答：①数字电路：它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。

由于这些电路都具有某种特定的逻辑功能，因此也称它为逻辑电路。

根据它们与输入信号时序的关系，又可以将该类集成电路分为组合逻辑电路和时序逻辑电路。

②模拟电路：它是指处理模拟信号（连续变化的信号）的集成电路。

模拟集成电路又可以分为线性和非线性集成电路。

③数字模拟混合电路：既包含数字电路，又包含模拟电路的新型电路称为数模混合集成电路。

5 按器件结构分类IC有几种？简要说明每种类型的特征？答：①单片集成电路：它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。

这是最常见的一种集成电路，在半导体集成电路中最常用的半导体材料是硅，除此之外，还有GaAs等半导体材料。

1.双极型：这种电路采用的有源器件是双极晶体管，这正是取名为双极集成电路的原因。

双极晶体管是由于它的工作机制依赖于电子和空穴两种类型的载流子而得名。

分为两种类型：NPN型双极集成电路PNP型双极集成电路优点速度高，驱动能力强；缺点是功耗较大，集成度低。

2.MOS型：这种电路中所用的晶体管为MOS晶体管，故取名为MOS集成电路。

MOS晶体管是由金属-氧化物-半导体结构组成的场效应晶体管，它主要靠半导体表面电场感应产生的导电沟道工作。

分为三种类型：NMOS；PMOS；CMOS（互补MOS）功耗低，集成度高，随着特征尺寸的缩小，速度也可以很高。

3.BiMOS型：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路。

BiMOS集成电路综合了双极和MOS器件两者的优点，但这种电路具有制作工艺复杂的缺点。

实验一电阻元件伏安特性的测绘1、设某器件伏安特性曲线的函数式为I=f（U），试问在逐点绘制曲线时，其坐标变量应如何放置？在平面内绘制xOy直角坐标系，以x轴为电压U，y轴为电流I，观察I和U的测量数据，根据数据类型合理地绘制伏安特性曲线。

1、什么样的电信号可作为RC一阶电路零输入响应、零状态响应和完全响应的激励源？阶跃信号可作为RC一阶电路零输入响应激励源；脉冲信号可作为RC一阶电路1、在日常生活中，当日光灯上缺少了启辉器时，人们常用一根导线将启辉器的两端短接一下，然后迅速断开，使日光灯点亮；或用一只启辉器去点亮多只同类型的日光灯，这是为什么？当开关接通的时候，电源电压立即通过镇流器和灯管灯丝加到启辉器的两极。

220伏的电压立即使启辉器的惰性气体电离，产生辉光放电。

辉光放电的热量使双金属片受热膨胀，两极接触。

电流通过镇流器、启辉器触极和两端灯丝构成通路。

灯丝很快被电流加热，发射出大量电子。

这时，由于启辉器两极闭合，两极间电压为零，辉光放电消失，管内温度降低；双金属片自动复位，两极断开。

在两极断开的瞬间，电路电流突然切断，镇流器产生很大的自感电动势，与电源电压叠加后作用于管两端。

灯丝受热时发射出来的大量电子，在灯管两端高电压作用下，以极大的速度由低电势端向高电势端运动。

在加速运动的过程中，碰撞管内氩气分子，使之迅速电离。

氩气电离生热，热量使水银产生蒸气，随之水银蒸气也被电离，并发出强烈的紫外线。

在紫外线的激发下，管壁内的荧光粉发出近乎白色的可见光。

2、为了改变电路的功率因数常在感性负载上并联电容器此时增加了一条电流支路问电路的总电流增大还是减小，此时感性原件上的电流和功率是否改变？总电流减小；此时感性原件上的电流和功率不变。

3、提高线路功率因数，为什么只采用并联电容器法，而不用串联法，所并的电容器是否越大越好？采用并联电容补偿，是由线路与负载的连接方式决定的：在低压线路上（1KV以下），因为用电设备大多数是电机类的，都是感性负载，又是并联在线路上，线路需要补偿的是感性无功，所以要用电容器并联补偿。