当前位置：文档之家 › 时序逻辑电路题

时序逻辑电路题

  • 格式：doc
  • 大小：471.50 KB
  • 文档页数：20

《时序逻辑电路》练习题及答案

[5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P5.1

[解]

驱动方程：311QKJ， 状态方程：nnnnnnnQQQQQQQ13131311；

122QKJ， nnnnnnnQQQQQQQ12212112；

33213QKQQJ，， nnnnQQQQ12313 ；

输出方程：3QY

由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。

表5.1

nnnQQQ123 Y QQQnnn111213 nnnQQQ123 Y QQQnnn111213

000

001

010

011 0010

0100

0110

1000 100

101

110

111 0001

0111

0101

0011

图A5.1

电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[5.2] 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。

图P5.2 [解]

驱动方程：21QAD， 212QQAD

状态方程：nnQAQ211， )(122112nnnnnQQAQQAQ

输出方程：21QQAY 表5.2

由状态方程可得状态转换表，如表5.2所示；由状态转换表可得状态转换图，如图A5.2所示。

电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。

图A5.2

[5.3] 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。

图P5.3

[解]

321QQJ，11K； 12QJ，312QQK； 23213QKQQJ，

11nQ32QQ·1Q； 2112QQQn+231QQQ； 3232113QQQQQQn

Y = 32QQ

电路的状态转换图如图A5.3所示，电路能够自启动。

图A5.3

[5.4] 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。

nnQAQ12 YQQnn1112

000

001

010

011

100

111

110

101 010

100

110

001

111

100

010

000 图P5.4

[解]

111KJ，代入到特性方程nnnQKQJQ111111，得：nnQQ111；

122QAKJ，代入到特性方程nnnQKQJQ222212，得：nnnQQAQ2112；

12122121QAQQQ AQAQ QQ AY 由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。

表5.4

其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。

[5.5] 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P5.5

[解] 驱动方程：

100KJ， 013201QKQQQJ，,

102302QQKQQJnn，， 032103K QQQQJ，

代入特性方程得状态方程：

nnnnQQKQJQ0000010

nnnnnnnnnnnQQQQQQQQQKQJQ01013012111111

nnnnnnnnnnQQQQQQQQKQJQ0212023222212

nnnnnnnnnQQQQQQQKQJQ030123333313

输出方程： 0123QQQQY

状态转换表如表5.5所示。 表5.5 nnQAQ12 YQQnn1112

000

001

010

011

100

111

110

101 011

100

110

000

110

101

010

000

状态转换图如图A5.5所示。

由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。

[5.6] 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。

[解] 如图A5.6所示。

[5.7] 在图P5.7电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能? nnnnQQQQ0123 Y QQQQn0nnn1111213 nnnnQQQQ0123 Y QQQQn0nnn1111213

0000

1001

1000

0111

0110

0101

0100

0011 10011

10000

01110

01100

01010

01000

00110

00100 0010

0001

1010

1011

1100

1101

1110

1111 00010

00000

01010

10100

00110

11000

01010

11100 [解] 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P5.7所示。

4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。

4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表P5.7

[5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。

[解] 图P5.8电路为七进制计数器。计数顺序是3－9循环。

[5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[5.10] 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P5.10。

CP A3A2A1A0 B3B2B1B0 CI S C0

0 1001 0011 0 0 1

1 0100 0001 1 0 1

2 0010 0000 1 1 0

3 1001 0000 0 1 0

4 1100 0000 0 0 0 表P5.10 74LS161、74 LS160功能表

输 入 输 出 说 明

DR EP ET LD CP D3D2D1D0 Q3Q2Q1Q0 高位在左

0 × × × × ×××× 0 0 0 0 强迫清除

1 × × 0 ↑ D C B A D C B A 置数在CP↑完成

1 0 × 1 × ×××× 保持 不影响OC输出

1 × 0 1 × ×××× 保持 ET=0 ， OC=0

1 1 1 1 ↑ ×××× 计数

注：(1)只有当CP=1时，EP、ET才允许改变状态

(2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1

（74 LS160是当Q3Q2Q1Q0=1001时，Oc=1）

[解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。

[5.11] 试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

[解] M=1时为六进制计数器，M=0时为八进制计数器。

[5.12] 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。

合集下载

时序逻辑电路

时序逻辑电路

 课程名称： 数字逻辑电路设计实践

实验名称： 组合逻辑电路设计

时序逻辑电路

1、 实验目的

1. 掌握时序逻辑电路的一般设计过程；

2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；

3. 掌握时序逻辑电路的基本调试方法；

4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。

2、 实验原理

详见书103～147

3、 实验内容

1. 广告流水灯

a. 实验要求

用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。

1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。

1）状态转换图：

现态 次态

Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1)

Q0(n+1)

0

0 0 0 0 1

0 0 1 0 1 0

0 1 0 0 1 1

0 1 1 1 0 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

2)建立卡诺图：

001 010 100 011

101 110 000 111

1!1210nnnQQQ

有上表得：

Q0n1=Q0n 0

1 00 01 11 10 2nQ10nnQQQ1n1=Q0n⊕Q1n

Q2n1=Q0nQ1n⊕Q2n=Q0nQ1n⊕Q2n

因此，需要三个D触发器来实现时序电路，三个D触发器分别对应Q0、Q1、Q2

通过一片74LS138 3-8线译码器将Q2Q1Q0所对应的二进制码输出转化为相应的0~7号LED灯的输入电平。

2 将单脉冲加到系统时钟端，静态验证实验电路。

时序逻辑电路设计题

时序逻辑电路设计题

第1题： 设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。

答案

输入数据作为输入变量，用X表示；检测结果为输出变量，用Y表示。

设电路没有输入1以前的状态为0S,输入一个1状态为1S，连续输入两个1后的状态为2S，连续输入3个1以后的状态为3S。状态转换图为：

求得触发器的输入方程为：XKXQJ101; 1;010KQXJ

输出方程：1XQY

画出逻辑图

第2题： 试用JK触发器和门电路设计一个同步七进制计数器。

答案

因为七进制计数器需要有7个不同的状态，所以需要用三个触发器组成。根据题目要求画出状态转换图：

卡诺图为：

从卡诺图得到的状态方程为：

驱动方程为：

设计得到的逻辑电路图为：

第3题： 设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。

答案

画出原始状态图（或称转移图）

输入端X：输入一串行随机信号

输出端Z：当X出现011序列时，Z=1；否则Z=0

选用T触发器

表达式为：

T触发器的驱动方程为：

第4题： 用JK触发器设计时序逻辑电路，状态表如下所示：

nnQQ01 YQQnn/1011

A=0 A=1

00 01/0 11/0

01 10/0 00/0

10 11/0 01/0

11 00/1 10/1

答案

所要设计的电路由4个状态，需要用两个JK触发器实现，求得JK触发器的激励方程为：100KJ

011QAKJ

输出方程：01QQY

由输出方程和激励方程画电路 A B

C D 1/0

0/0 0/0

1/1 0/0 0/0 1/0 1/0

011XQQT000XQQXT01QXQZ011XQQT000XQQXT01QXQZ

时序逻辑电路练习题

时序逻辑电路练习题

一、填空题

1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。

2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。

3．T触发器的特性方程为 。

4．仅具有“置0”、“置1”功能的触发器叫 。

5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。

6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为 。

7．JK触发器J与K相接作为一个输入时相当于 触发器。

8. 触发器有 个稳定状态，它可以记录 位二进制码，存储8 位二进制信息需要 个触发器。

9．时序电路的次态输出不仅与即时输入有关，而且还与 有关。

10. 时序逻辑电路一般由 和 两部分组成的。

11. 计数器按内部各触发器的动作步调，可分为___ ___计数器和____ __计数器。

12. 按进位体制的不同，计数器可分为 计数器和 计数器两类；按计数过程中数字增减趋势的不同，计数器可分为 计数器、 计数器和 计数器。

13．要构成五进制计数器，至少需要 级触发器。

14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为 。

15．将某时钟频率为32MHz的CP变为4MHz的CP，需要 个二进制计数器。

16. 在各种寄存器中，存放 N 位二进制数码需要 个触发器。

17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数 移 位，需要 个移位脉冲。

18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为 态，暂稳态为 态。

时序逻辑电路练习题90281

时序逻辑电路练习题90281

一、填空题

1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。

2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。

3．T触发器的特性方程为 。

4．仅具有“置0”、“置1”功能的触发器叫 。

5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。

6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为 。

7．JK触发器J与K相接作为一个输入时相当于 触发器。

8. 触发器有 个稳定状态，它可以记录 位二进制码，存储8 位二进制信息需要 个触发器。

9．时序电路的次态输出不仅与即时输入有关，而且还与 有关。

10. 时序逻辑电路一般由 和 两部分组成的。

11. 计数器按内部各触发器的动作步调，可分为___ ___计数器和____ __计数器。

12. 按进位体制的不同，计数器可分为 计数器和 计数器两类；按计数过程中数字增减趋势的不同，计数器可分为 计数器、 计数器和 计数器。

13．要构成五进制计数器，至少需要 级触发器。

14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为 。

15．将某时钟频率为32MHz的CP变为4MHz的CP，需要 个二进制计数器。

16. 在各种寄存器中，存放 N 位二进制数码需要 个触发器。

17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数 移 位，需要

个移位脉冲。

18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为 态，暂稳态为 态。