解决基于74LS148四路抢答器的公平性问题
- 格式:pdf
- 大小:280.78 KB
- 文档页数:4
项目任务书题目:智力竞赛抢答装置的设计与调试系部电子信息工程学院学科门类工学专业光电信息工程2014年12月15日智力竞赛抢答装置的设计与调试摘要随着科学技术的不断发展,促使人们学科学、学技术、学知识的手段多种多样。
抢答器作为一种工具,已广泛应用于各种智力和知识竞赛场合。
但抢答器的使用频率较低,且有的要么制作复杂,要么可靠性低,减少兴致。
做为一个单位若专购一台抢答器虽然在经济上可以承受,但每年使用的次数极少,往往因长期存放使(电子器件的)抢答器损坏,再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。
关键词:抢答电路定时电路报警电路时序控制目录一引言 (1)1.1课题来源及意义 (2)1.2 研究现状及趋势 (3)二系统设计 (4)2.1概述 (5)(阐述抢答器的系统原理,包括综述,组成框图及各部分介绍)2.2方案比较 (6)(总结各个方案的优缺点,比较几种方案)2.3 方案确定 (7)(通过上节内容中的几种方案的比较,得出最优方案,并详细介绍)三电路设计与调试 (8)(包括单元电路设计,参数计算,元器件选型,最终得出总电路图,并阐述调试方法与过程)四总结与展望 (9)(总结你的设计方案的优缺点,并提出改进方案)4.1总结 (10)4.2展望 (11)参考文献 (12)附录 (13)(附系统总体电路图,用正规软件绘制)一引言1.1课题来源及意义通过这次课程设计,了解简单多功能数字电路抢答器的组成原理,初步掌握数字电路抢答器的调整及测试方法,提高思考能力和实践能力。
同时通过本课题设计,巩固已学的理论知识,建立逻辑数字电路的理论和实践的结合,了解多功能抢答器各单元电路之间的关系及相互影响,从而能正确设计、计算定时计数的各个单元电路。
数字电路课程设计四路智力抢答器设计者:李自然(04063170)朱建文(04063180)陈乾坤(04063122)四路智力抢答器一、设计目的•(1)了解智力抢答器装置的基本组成和工作原理。
•(2)进一步了解有关集成电路的功能和使用方法。
(3)熟悉数字电路系统的计算机仿真设计方法及调试技术二、实验环境(1)实验设备:计算机、MULTISIM 2001软件。
(2)实验器件:74LS148、触发器、门电路、BCD-七段译码器、555定时器、数码管、发光二极管、按钮、电阻、电容、蜂鸣器等三、实验设计任务与要求•1. 抢答器同时供4名选手或4个代表队比赛,分别用4个按钮就J1~J4表示。
•2. 设置一个系统清除和抢答控制开关J5,该开关由主持人控制。
•3. 抢答器具有锁存与显示功能。
即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。
选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。
•四、四路智力抢答器原理图五、设计原理与参考电路(1)按键电路和封锁电路(2)号码显示电路(3)灯闪烁与声响电路1、按键电路和封锁电路应答按键即J1~J4采用的都是无自锁的常闭微动按钮。
先按动者,常闭触电断开,即可发出一个上升沿强大时钟信号,使对应路的触发器的输出是高电平。
同时该高电平又通过或非门使其他路的触发器的复位端有效,以封锁其他3路的按键作用。
•在选手抢答成功后,主持人按一下J5键,产生一个正脉冲信号,通过或非门的负脉冲输出,可使4个触发器复位、清零按键电路和封锁电路电路图按键电路和封锁电路电路图IO1输出的时序图2、号码显示电路•如图所示。
抢答成功后,案件保持与封•锁电路将优先案件者对应的那路输出Q置1,Y=0,其他路的输出Q=0,而Y=1。
因此可以将按键保持与封锁电路的输出Y1~Y4作为编码器74LS138的编码申请端,实现对按键1~4的编码,并通过7段译码器驱动器及LED共阴极数码管显示选手的号码•当无选手抢答或主持人按下J5复位键是,Y1~Y4都为高电平,无编码申请,输出YS为低电平,使姨妈驱动器灭灯端有效,数码管指示熄灭。
西安邮电学院数字电路课程设计报告书学院名称:计算机学院学生姓名:陈龙(19)专业名称:网络工程班级:网络0903实习时间:2011年06月06日至2011年06月18日一.设计题目:四路数字抢答器。
二.设计要求:数字抢答器允许在规定的时间内进行抢答,可以数字显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号君无效,除非重新下达抢答命令.1.此抢答器要求有四路,抢答后其余人抢答无效;2.抢答时间为10秒,在此期间内的抢答视为有效,并用灯指示;3.抢答开始前及计时结束后抢答无效,并用灯指示。
三.使用器件:1.集成器件:74LS75 1片 74LS161 2片 74LS48 2片 74LS04 1片 74LS08 1片74LS20 1片 74LS148 1片 74LS00 1片 555定时器 1片2.其它器材:红灯1个绿灯 1个电阻 150千欧 ,4.7 千欧各一个100欧限流电阻 4个电容 4.7uf 10uf 导线若干面包板 1块七段数码管 2个四. 设计方案由上图所示,主持人宣布开始后,计时电路产生10秒的倒计时,同时抢答电路准备接受抢答。
有人抢答后,抢答电路将当前状态所存,并送入译码显示电路,显示抢答者序号,同时计时电路停止计时,状态电路给出指示表明抢答有效。
如果在主持人宣布开始之前有人抢答,或者计时结束之后有人抢答,状态电路给出指示,表明抢答无效。
一轮抢答结束后,需有主持人进行复位操作,即使抢答电路解锁,计时电路复位,然后开始下一轮的抢答。
1.时钟电路时钟电路采用555产生1Hz的脉冲信号,电路图如下:VCC2.计时电路计时电路采用161芯片,产生10秒的倒计时161功能表如下:状态转移图如下:计时到0后,由主持人电路产生置数信号,使161载入初值0110. 电路图如下:74LS04N时钟信置数信使能信CBA3. 抢答电路抢答电路要求一人抢答后,其他人的抢答均无效。
基于74LS系列芯片的抢答电路系统设计一.抢答电路抢答电路要完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。
选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能。
二.芯片简介1. 74LS481.1 工作原理74LS48除了有实现7段显示译码器基本功能输入(DCBA)和输出(Ya~Yg)端外,74LS48还引入了灯测试输入端(LT)和动态灭零输入端(RBI),以及既有输入功能又有输出功能的消隐输入/动态灭零输出(BI/RBO)端。
1.2 管脚图1.3 真值表2. 74LS1482.1工作原理74LS148有8个信号输入端,3个二进制码输出端。
此外,电路还设置了输入使能端ST非,输出使能端YS和优先编码工作状态标志YEX非。
2.2 管脚图2.3真值表3. 74LS2793.1 工作原理当为低电平,为高电平时,输出端Q为高电平;当为高电平,为低电平时,Q为低电平;当和均为高电平时,Q被锁存在已建立的电平;当和均为低电平时,Q为不稳定的高电平状态。
3.2 管脚图和真值表三.抢答系统设计电路图四.抢答电路工作原理简述当主持人控制开关S置于"清零"端时,RS触发器的R非端均为0,4个触发器输出(Q4—Q1)全部置0,使74LS48的BI的非=0,显示器灯灭;74LS148的选通输入端ST的非=0,使之处于工作状态,此时锁存电路不工作。
当主持人把开关S置于"开始"时,优先编码器和锁存电路同时处于工作状态,即抢答器处于等待工作状态,等待输入端的信号输入,当有选手将键按下时(如按下S2),74LS148的输出Y2Y1Y0的非=110,YEX的非=0,经RS锁存后,CTR=1,BI的非=1,74LS279处于工作状态,Q4Q3Q2 =010,74LS48处于工作状态,经74LS148译码后,显示器显示为"2"。
电子课程设计题目:抢答器电路设计系别:电气与电子工程系专业:自动化姓名:学号:指导教师:奥特曼河南城建学院2011年6月19日一、设计目的1、学习数字电路中的优先编码器、锁存器 、多谐振荡器、译码器、数据显示管 的综合应用。
2、熟悉抢答器的工作原理3、了解数字系统设计,调试及故障排除方法。
二、设计要求1、四组参赛者进行抢答,当抢答组按下抢答按钮时,抢答器能准确的判断 出抢答者。
2、抢答器应具有互锁功能,及某组抢答后能自动封锁其他各组进行抢答。
3、抢答器应具有限时功能,及限制抢答时间、答题时间等,要求显示时间 数据。
4、系统具有一个总的复位开关。
三、电路的总体结构 1,方案比较 一, 方案一1、电路的总体原理框图抢答电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。
该电路主要完定时电路译码器电路显示电路秒脉冲产生电路优先编码器电路控制电路抢答按钮锁存器主持人控制开关译码器显示电路成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键,其按键操作无效。
定时电路原理及设计:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
具体电路如图所示。
一块74LS192实现减法计数,通过译码电路74LS48显示到数码管上,其时钟信号由时钟产生电路提供。
按键弹起后,计数器开始减法计数工作,并将时间显示在七段数码显示管上,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到时,输出低电平到时序控制电路,同时以后选手抢答无效。
结合我们的实际经验及考虑到元器件的成本,我们选择的电阻值为R1=15K,R2=68K,C=10uF,代入到上式中即得,即秒脉冲。
二,方案二抢答电路:使用74ls175作为锁存电路,当有人抢答时,利用锁存器的输出信号号将时钟脉冲置零,74ls175立即被锁存,这时抢答无效,使用74ls148作为编码器,对输入的型号进行编码,输出4位的BCD码,再将这四位的BCD 码输入共阴数码管里显示出抢答者的编号。
基于multisim的四路智力抢答器的答辩过程在四路智力抢答器的答辩过程中,我将通过Multisim进行系统设计和仿真,展示其硬件电路设计和软件程序实现的功能和性能。
首先,我将从系统的需求出发,设计出符合要求的硬件电路。
四路智力抢答器是一个自动评分系统,需要包括四个答题器和一个主控单元。
答题器通过按钮输入答案,主控单元通过计算机程序控制答题器的工作。
因此,在电路设计中,我将采用数字逻辑电路和微控制器相结合的方式来完成。
在Multisim中,我首先通过集成电路库选择适合的数字逻辑元件和微控制器,然后将它们连接在一起。
对于答题器,我采用按钮开关作为输入装置,然后通过与或非门进行逻辑运算,输出到LED灯进行指示。
对于主控单元,我选择了ATmega16微控制器,它具有足够的输入输出接口和处理能力。
接下来,我将使用Multisim进行电路的仿真。
通过设置按钮开关的状态,我可以模拟用户输入答案的过程。
通过观察LED灯的亮灭情况,我可以验证逻辑电路的运行是否正确。
同时,通过观察微控制器的输出信号,我可以确保主控单元与答题器之间的通信是否正常。
在仿真过程中,如果发现电路出现问题,我可以通过调整参数或更换元件来解决。
例如,如果LED灯不亮,我可以检查逻辑门之间的连接是否正确,或者通过改变电阻的值来调整电流大小。
通过不断的优化和调试,我可以确保电路的正常工作。
在设计和仿真完成后,我将进行答辩演示。
我将向评委展示整个系统的硬件电路和软件程序,并解释每个部分的功能和设计思路。
同时,我将演示系统的实际运行效果,通过按下按钮并观察LED灯的亮灭情况来展示答题器的工作状态。
通过与主控单元的通信,我还可以展示主控单元的计算和评分功能。
在答辩过程中,我将详细讲解Multisim在整个设计和仿真过程中的作用,包括选取元件、建立电路连接、设置开关状态、观察输出信号等。
同时,我还将解释Multisim在电路调试和优化中的重要性,以及在不断优化电路性能和提高系统稳定性方面的作用。
四路智力竞赛抢答器调试过程中可能遇到的问题
1. 连接问题:抢答器与主控设备之间的连接可能存在问题,导致信号传输失败或者延迟。
这时候可以检查连接线是否插好,并确保连接的稳定性。
2. 电源问题:抢答器需要电源供电,如果电源线接触不良或者电源适配器故障,可能导致抢答器无法正常工作。
此时可以检查电源线的连接并更换适配器进行测试。
3. 编程问题:抢答器的主控设备可能需要编程才能正常工作,如果编程过程中出现错误或者程序不完整,抢答器可能无法进行抢答。
这时候可以检查编程代码和固件,并确保正确加载到主控设备上。
4. 信号干扰问题:如果比赛现场存在其他电子设备导致的信号干扰,可能会影响抢答器的正常使用。
这时候可以尝试调整抢答器的信号频率或者增加屏蔽措施以减少干扰。
课程设计课程设计名称:数字电子技术课程设计题目:抢答器设计学院:电子信息与自动化学院学生姓名:专业:电子信息工程学号:20176731指导教师:日期:2018年12月10日抢答器摘要:本文采用以抢答器为核心,逻辑开关控制八位选手的抢答,然后经过74LS148编码器进行编码,再将信号送到锁存器74LS279进行锁存,采用74LS283作为加法器,使得选手编号从1开始,然后在74LS48处进行译码,输出采用4段数码显示管。
其中通过74LS192实现减计数,以倒计时控制选手抢答的时间限制。
另外,本设计设置了报警电路,可在抢答开始、选手抢答,以及倒计时结束时报警。
此外,采用555芯片构成的秒脉冲计数,将秒脉冲信号送到倒计时电路,以此控制倒计时。
关键词:抢答器,锁存器,译码器,秒脉冲信号,报警电路Abstract:In this paper, the logic switch is used to control the eight contestants' answer, and then the signal is encoded by 74LS148 encoder, then the signal is sent to the latch 74LS279 for latch, and 74LS283 is used as the adder to make the player number start from 1. Then decode at the 74LS48, the output uses 4 segments of digital display tube. Through the 74LS192 to reduce the number of players to control the countdown to answer the time limit. In addition, the design has set up an alarm circuit, which can alarm at the beginning of the answer, the player's answer, and the end of the countdown. In addition, 555 chips are used The second pulse counts, the second pulse signal is sent to the countdown circuit to control the countdown.Keywords:Emergency responder, latch, decoder, second pulse signal, alarm circuit目录1 前言 (1)1.1 设计背景 (1)1.2 设计目标 (1)1.3 实施计划 (1)2 总体方案设计 (2)2.1 方案比较 (2)2.2 方案选择 (3)3 单元模块设计 (4)3.1 各单元模块功能介绍及电路设计 (4)3.1.1 抢答电路模块设计 (4)3.1.2 定时电路模块设计 (5)3.1.3 报警电路设计 (7)3.1.4 时序控制电路设计 (8)3.2 主要器件的介绍 (9)3.2.1 74LS148器件介绍 (9)3.2.2 74LS192器件介绍 (10)3.2.3 74LS279器件介绍 (11)3.2.4 74LS283器件介绍 (11)3.2.5 74LS48器件介绍 (12)3.2.6 74121器件介绍 (12)3.2.7 555芯片介绍 (13)4 系统调试 (13)4.1 调试环境 (13)4.2 硬件调试 (14)4.3 系统能实现的功能 (14)4.4 系统功能及指标参数分析 (14)5 结论 (15)6 总结与体会 (15)7 谢辞 (16)8 参考文献 (16)1前言随着娱乐行业的不断发展,许多综艺节目出现在电视上,抢答器作为很多综艺都会用到的电路,在人们的生活中发挥着越来越重要的作用,逐渐成为现代社会必不可少的一种电路设备。
摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。
首先本文提出了一种控制以及计时电路的方案,并对其进行了论证。
设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行,然后利用555集成电路构成秒脉冲发生器;然后用其产生的矩形波触发倒计时计数器;运用输出的进位电压控制计时器的停止,并发生警报。
然后用Multisim9对电路进行仿真和整体的性能指标测试。
经过测验,得到了比较符合要求的仿真结果。
关键字:D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目录摘要 (I)目录 .............................................................................................................................. I I 绪论 . (1)第1章方案与论证 (2)1.1 设计要求 (2)1.2 方案论证 (2)第2章单元电路设计 (4)2.1 抢答器按键保持与封锁电路 (4)2.1.1 74LS74D触发器 (4)2.2 选手号码显示电路 (6)2.2.1 74LS148优先编码器 (6)2.2.2 74LS248七段译码器 (8)2.3 脉冲发生器电路 (10)2.3.1 555定时器 (10)2.4 8421BCD码递减计数器电路 (12)2.4.1 十进制可逆计数器74LS192 (12)2.5 抢答及限时鸣响电路 (14)2.5.1 74LS04非门 (14)2.5.2 74LS02与非门 (15)总结 (17)参考文献 (18)附录Ⅰ总电路图 (19)附录Ⅱ元器件清单 (20)绪论关于这次设计的用于多人竞赛抢答的器件,在现实生活中很常见,尤其是在随着各种智益电视节目的不断发展,越来越多的竞赛抢答器被用在了其中,这种抢答器的好处是不仅能够锻炼参赛选手的反应能力,而且能增加节目现场的紧张、活跃气氛,让观众看得更有情趣。
解决基于74LS148四路抢答器的公平性问题
发表时间:2018-09-18T09:29:21.470Z 来源:《知识-力量》2中作者:尚高阳[导读] 抢答器作为一种工具,已经广泛应用于各种智力和知识竞赛场合。
而抢答器电路设计也作为各高校电子信息类专业同学的模电实践课题之一。
但在对电路要求和主要芯片74LS148的探究时,发现74LS148优先编码器在抢答时并不能实现公平的问题,因而用所学的数字电路逻辑设计知识,对此提出了改进方法。
(重庆交通大学信息科学与工程学院,重庆 400074)摘要:抢答器作为一种工具,已经广泛应用于各种智力和知识竞赛场合。
而抢答器电路设计也作为各高校电子信息类专业同学的模电实践课题之一。
但在对电路要求和主要芯片74LS148的探究时,发现74LS148优先编码器在抢答时并不能实现公平的问题,因而用所学的数字电路逻辑设计知识,对此提出了改进方法。
关键词:四路抢答器; 74LS148; 抢答公平性引言
课题要求以74LS148为主要芯片之一,来设计四路智力竞赛抢答器,具有抢答、编码、译码、数字显示的功能。
本文中四路抢答器的设计用仿真软件Proteus完成原理图的设计和电路仿真,在此基础上对电路进行改进,可实现抢答公平性。
1、四路抢答器设计原理 1.1 总电路框图
1.2抢答器原理图
1.3 电路设计及原理说明 [1]
当主持人控制总开关置于“清零端”时,RS 触发器的R端均为“0”,4个触发器输Q全部为零,使74LS48的BI=0数码管显示全灭;同时74LS148的选通输入端ST=0,使之处于工作状态,但此时锁存电路不工作。
当主持人将总开关置于“开始”端时,优先编码器和锁存电路同时处于工作状态,即抢答器处于等待工作状态,等待信号输入端输入信号。
当有选手按下抢答开关时,比如“S1 ”被按下,74LS148的输出Y2Y1Y0=001,经RS 锁存后,BI=1,74LS279处于工作状态,4Q3Q2Q=A2A1A0=001,显示器显示“1”。
2.主要芯片说明
2.1 优先编码器 74LS148 [2]
工作原理:该编码器有8个信号输入端,且优先级比从I7到I0依次降低,3个二进制码输出段。
此外,还设置了输入使能端EI,输出使能端EO和优先编码工作状态标志GS。
当EI=0时,编码器工作;当EI=1时,3个输出均为高电平,且EO,GS也为高电平。
因此,148输出输入都是低电平有效。
可根据设计的要求和优先编码器的真值表来写出写出相应的逻辑表达式。
2.2 锁存器74LS279 H:高电平 L:低电平
Q0=建立稳态输入条件之前的Q电平详情请参考74LS279的真值表 74LS279就是4R-S触发器,每片上有四路R-S触发器。
每路R-S触发器有R和S两个输入和一个输出端Q。
当S输入低电平(0)时,输出Q为低电平(0);
当S输入高电平(1)时,如果R输入低电平(0),则Q为高电平(1);
当S输入高电平(1)时,如果R输入低电平(1),则Q保持不变。
2.3 译码器74LS48和LED数码显示器
译码器可以将相应的数字翻译为8位2进制代码,正好连接数码管的8个引脚,来产生相应的数字图形。
因为译码器74LS48输出高电平有效,所以采用共阴极接法。
3.电路仿真图以及实现公平性 3.1关于优先编码器74LS148的问题及解决
根据148设计原理,几个输入端口同时有信号,优先级别高的输入信号得到处理并编码。
当两个及其两个以上的选手同时按下抢答键时,导致抢答不公平。
解决思路:当两个信号同时输入时,可通过两输入与非门使得信号全为“1”,即数码管显示为“0”,此时主持人再次按下总开关清除,让之前的两位选手再次按键抢答,这次同时抢答的几率会更小。
同理,四位选手同时抢答,采用四输入与非门,与或门即可。
3.2仿真图
根据逻辑分析148中的EI= S + Y1
S是总开关
Y1=ABC+ABD+ACD+BCD
4. 结论与思考
为了选手抢答公平性,将与非门、与或门应用于74LS148的输入端前级,先对信号进行同时性判断,再输入到148输入端,即可解决该问题。
抢答环节,其实质性作用是完成选手抢答情况的唯一性编码,也可以用其他原件代替,如:四输入D触发器、普通编码器。
参考文献
[1]徐雯娟、张开洪、李伟、郑博仁、李星星.《电子技术实践》[R].四路抢答器P31
[2]阎石.《数字电子技术基础》(第六版)[M].高等教育出版社.2014.P155作者简介:尚高阳,男,汉族,现就读于重庆市交通大学电子信息类。