∑-△ADC数字抽取滤波器的设计方法
- 格式:pdf
- 大小:224.69 KB
- 文档页数:5
delta-sigma型ADC的数字滤波器应用事项1、delta-sigma型ADCdelta-sigma型ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化,通过使用过采样(Oversampling)技术,噪声整形和数字滤波技术增加有效分辨率,然后对滤波器输出进行采样抽取(Decimation)处理得到输出结果。
delta-sigma型ADC采用简单的模拟电路(仅一位量化器和一位数模转换器)和大量的数字信号处理电路,造价低廉却具有高可靠性,能在低频下获得极高的线性度和分辨率。
为了适应不同应用场合对响应时间,噪声滤波等性能的不同要求,delta-sigma型ADC通常允许用户对滤波器的结构和性能进行一定的编程组态。
2、数字滤波与模拟滤波与传统的模数转换器相比,delta-sigma型ADC具有独特的内置数字滤波器,分为FIR(有限冲击响应)和IIR (无限冲击响应)两种;FIR是非递归型,输出仅依赖于过去至当前的输入,IIR是递归型,输出是过去至当前的输入与输出值的函数。
数字滤波发生在模数转换后,它能消除模数转换过程中产生的噪声(特别是量化噪声);数字滤波比模拟滤波容易实现可编程性,依靠数字滤波器设计,用户可以编程转折频率和输出更新速率,对工频干扰(50Hz,60Hz)很容易取得90~100dB以上的抑制效果。
典型地,delta-sigma型ADC数字滤波器采用一个低通SINC(3)滤波器,它的响应与平均滤波器有相似之处,数字滤波器输出速率对应于第一个陷波频率,陷波位置多次在第一个陷波频率的倍数处重复,并在这些陷波处提供高于100dB的衰减。
下图是输出速率(陷波频率)为60Hz的频响曲线。
具体应用中在ADC前端进行模拟滤波,主要作用是抗混叠。
过采样转换技术使得防止混叠所需要的滤波变得十分简单:只须滤除频率为调制器采样速率(多倍于奈氏频率)整数倍的输入噪声,因为数字滤波器不能抑制该频带的信号;另外在输入接近满标度范围的信号时,模拟滤波可避免有用带宽外的差分噪声叠加,使调制器和数字滤波器饱和――这种情况也可以采用降低输入通道电压的方法,使之为输入通道满标度范围的一半,这样动态范围降低1倍而超范围性能增加1倍。
S i g m a-D e l t a-A D C工作原理-CAL-FENGHAI.-(YICAI)-Company One1∑-△ADC工作原理越来越多的应用,例如过程控制、称重等,都需要高分辨率、高集成度和低价格的ADC、新型∑-△转换技术恰好可以满足这些要求。
然而,很多设计者对于这种转换技术并不十分了解,因而更愿意选用传统的逐次比较ADC。
∑-△转换器中的模拟部分非常简单(类似于一个1bit ADC),而数字部分要复杂得多,按照功能可划分为数字滤波和抽取单元。
由于更接近于一个数字器件,∑-△ADC的制造成本非常低廉。
一、∑-△ADC工作原理要理解∑-△ADC的工作原理,首先应对以下概念有所了解:过采样、噪声成形、数字滤波和抽取。
1.过采样首先,考虑一个传统ADC的频域传输特性。
输入一个正弦信号,然后以频率fs采样-按照Nyquist定理,采样频率至少两倍于输入信号。
从FFT分析结果可以看到,一个单音和一系列频率分布于DC到fs/2间的随机噪声。
这就是所谓的量化噪声,主要是由于有限的ADC分辨率而造成的。
单音信号的幅度和所有频率噪声的RMS幅度之和的比值就是信号噪声比(SNR)。
对于一个Nbit ADC,SNR可由公式:SNR=6.02N+1.76dB得到。
为了改善SNR和更为精确地再现输入信号,对于传统ADC来讲,必须增加位数。
如果将采样频率提高一个过采样系数k,即采样频率为Kfs,再来讨论同样的问题。
FFT分析显示噪声基线降低了,SNR值未变,但噪声能量分散到一个更宽的频率范围。
∑-△转换器正是利用了这一原理,具体方法是紧接着1bit ADC之后进行数字滤波。
大部分噪声被数字滤波器滤掉,这样,RMS噪声就降低了,从而一个低分辨率ADC, ∑-△转换器也可获得宽动态范围。
那么,简单的过采样和滤波是如何改善SNR的呢?一个1bit ADC的SNR为7.78dB(6.02+1.76),每4倍过采样将使SNR增加6dB,SNR每增加6dB等效于分辨率增加1bit。
重庆大学硕士学位论文ABSTRACTThis thesis focuses on the study and design a digital decimation filter in the Sigma-Delta ADC which used in the high-end audio device. Because of the merits, such as high-linearity, high-resolution and easy integratoin with digital circuit, it is widely used in the area of audio process, wireless communication and precision measurement. As the advance of the technology, Sigma-Delta ADC will be used in the wideband field, such as the digital video process. The Sigma-Delta ADC has two main parts, the frontend modulator and backend digital decimation filter. The modulator has two functions, the first is oversampling the input, the second is moving the qualitazation noise to higher frequency which called noiseshaping. The backend decimation filter downsamples the signal to the Nyquist Rate,at the same time,filters out the out-of-band quantization noise which be shaped by the modulator. So,the SNR in the baseband rises.The followings are the main content done in this thesis.Firstly, the whole design adopt a Top-down approach. Base on the specification that system must meet, the stucture and type of the filter need to be choosen in the beginning. The filter is implement with multistage multirate stucture. The CIC filter is choosen to be the first stage, followed by two stage of halfband filter and one CIC compensation filter. After comparing and analysis, the CIC compensation filter locates between the two halfband filters is the best choice for calculation efficient. At the same time, for further increase the calculation efficient, the last three stage use a two-phase structure which let the operation of the filter at the downsampled rate.Secondly, the filter is designed in the Matlab with FDAtool toolbox and Fdesign toolbox. The stopband attenuation of the filter is 120dB, passband ripple less than 0.01dB. Also the filter supports 24/20/16 bits output wordwidth, 96/48 kHz output frequency. After the coefficients of the flilter is calculated, they need to be coded into CSD. Due to the wordlength of the coefficient and the output have the effect on the resolution of the filter, after analysis, this design adopt 24 bit coefficient quantization and the most 24 bit output wordlength for meeting the design specifications.Thirdly, the design and testbench are written by Verilog HDL. Using Simulink which embeded in the Matlab and Sdtoolbox to build the model of the Sigma-Delta modulator. Thismodel is used to generate the dataflow of output of the modulator which is used to simulate and validate the function of the filter in the Modelsim.Finally, after validation the code, the next step of the design is synthesis the Verilog HDL by Design Compiler to get the netlist. Then the layout of the design can be achieved by the Auto-Place-and-Route tool, Astro. The technology library in my design is 0.18 um standard cell library. The area of the chip is 1.7mm*1.7mm. As such design adopts the top-down design method, it has good capability of duplication and transplantation. The operation of digital filter is a pure DSP process, so it is suitable for the use of FPGA to implement the filter. At last, Quartus, a FPGA software, is used to simulate the implement of the filter in the FPGA.Keywords: Sigma-Delta ADC, CSD, Decimation filter, CIC filter1 绪论1.1 引言根据“国际半导体技术路线”(International Technology Roadmap for Semiconductor, ITRS)的报告,CMOS工艺的特征尺寸会在未来至少十年当中继续降低,到2013年将会达到32nm。
∑-Δ ADC的降采样滤波器的设计与实现叶振伟;蔡敏【期刊名称】《半导体技术》【年(卷),期】2008(33)12【摘要】介绍了一种带宽150 kHz、16 bit的∑-Δ模数转换器中的降采样低通滤波器的设计和实现。
系统采用Sharpened CIC(cascaded integrator-comb)和ISOP(interpolated second-order polynomials)频率补偿技术对通带的下降进行补偿,最后级联三个半带滤波器输出。
芯片采用SMIC 0.18μmCMOS工艺实现,系统仿真和芯片测试结果表明,性能满足设计指标要求。
与传统音频领域的∑-ΔADC 应用相比,该设计在很大程度上拓展了处理带宽,提高了处理精度,并且便于集成在SOC芯片中,主要应用于医疗仪器、移动通信、过程控制和PDA(personal digital assistants)等领域。
【总页数】5页(P1133-1137)【关键词】∑-Δ调制器;降采样滤波器;SharpenedCIC滤波器;ISOP滤波器;半带滤波器【作者】叶振伟;蔡敏【作者单位】华南理工大学电子与信息学院【正文语种】中文【中图分类】TN43;TN713【相关文献】1.降采样FIR滤波器的设计与硬件实现 [J], 魏莉;林平分2.基于FPGA的SAR中频降采样滤波器的设计与实现 [J], 孔祥辉;张冠杰;张涛;李涛3.方位降采样滤波器设计和FPGA实现 [J], 靖岗;王虹现;沈福民4.电能计量芯片 Sigma-Delta ADC降采样滤波器设计 [J], 秦龙;陈光化;刘晶晶;曾为民5.一种应用于LTE协议的高速ΣΔADC的降采样滤波器 [J], 李婧;李冉;易婷;刘洋;洪志良因版权原因,仅展示原文概要,查看原文内容请购买。
电能计量芯片 Sigma-Delta ADC降采样滤波器设计秦龙;陈光化;刘晶晶;曾为民【摘要】Sigma-Delta ADC 精度高,是电能计量芯片的首选 ADC.文中设计了一个应用于电能计量芯片中∑-△ADC 的数字抽取滤波器,将∑-△调制器输出的串行比特流信号转换成多位并行输出.该抽取滤波器采样多级抽取结构,由级联积分梳状滤波器(Cascaded Integrator Comb,CIC),半带滤波器(Half Band Filter, HBF)以及 FIR 补偿滤波器组成.对各级滤波器的阶数、系数进行优秀设计,实现128倍的抽取.对HBF 采用有符号正则数编码节(CSD)编码,经优化设计后,在CSMC 0.18um 工艺下综合,与传统方法相比,面积减少8%,功耗降低15%.实验结果表明:该方法使抽取滤波器在面积和功耗上都有所改善,且性能完全符合电能计量芯片设计要求.%Electrical energy measurement requires high accuracy,Sigma-Delta ADC meets it. It presents a decimator filter that can be used in electrical energy measurement IC for ∑-△ADC,using this decimation will converted the Sigma-Delta modulator signal of the serial bit stream into a number of parallel. The filter consists of a CIC filter,a HBF and a FIR compensation filter. Optimize the order and coef-ficient to realize decimation ratio of 128. In implemention of HBF with CSD code,use CSMC 0. 18um process to synthesis and then found the area is less than 8% ,and power dissipation is less than 15% ,compared with convention method after optimization. Experimental re-sults show the decimation filter has improved in the area and power,and performance in full compliance with the requirements of the ener-gy metering chip.【期刊名称】《计算机技术与发展》【年(卷),期】2013(000)001【总页数】4页(P181-184)【关键词】Sigma-Delta ADC;降采样滤波器;级联积分梳状滤波器;半带滤波器;补偿滤波器【作者】秦龙;陈光化;刘晶晶;曾为民【作者单位】上海大学微电子研究与开发中心,上海 200072;上海大学微电子研究与开发中心,上海 200072;上海大学微电子研究与开发中心,上海 200072;华润上华科技有限公司,江苏无锡 214028【正文语种】中文【中图分类】TP390 引言智能电表(smart meter)作为智能电网的终端计量仪器,不仅需要能够精确计量用户的用电信息,而且还需各种通信功能,如RS485、红外、电力线载波等,以实现自动化远程管理。
Σ-Δ ADCsigma-delta ADC 的基本思想是先对信号进行过采样,接着用负反馈网络对量化噪声进行低频衰减,高频放大,把大部分噪声功率整形到信号频带之外,最后用数字滤波器滤除带外噪声,达到提高精度的目的。
在介绍Σ-Δ ADC 之前,我们先对传统ADC 进行量化噪声分析ADC 输入的模拟量是连续的,而输出的数字量是离散的,用离散的数字量表示连续的模拟量,需要经过量化和编码,由于数字量只能取有限位,故量化过程会引入误差,量化误差也称量化噪声。
数字量用N 位二进制数表示时最多可有N 2个不同编码。
在输入模拟信号归一化为0~1之间数值的情况下,对应输出码的一个最低有效位发生变化的最小输入模拟量的变化量为: N q 21=,对量化噪声的频域分析表明,若输入信号的最小幅度大于量化器的量化阶梯q,则量化噪声的总功率与采样频率fs 无关是个常数,且功率谱密度在0-fs/2频带内均匀分布,为白噪声,其在以±q/2量化单位所划分的各量化电平内的分布是一样的,量化噪声功率可表示为121][22/2/222q de e q e E q q e ===⎰-σ由于量化噪声均匀散布在fs 宽度的频带内(-fs/2—fs/2),所以量化噪声的功率谱密度可以表示为fsfs q f D N 222*12112)(== 由该方程可知,要想得到高信噪比信号,有两种方法,增加分辨位数N 或者采样频率fs ,当提高采样频率K 倍,N K 22=时,相当于提高N 位的分辨率,Σ-Δ ADC 就用到了提高采样频率的方法来增强信噪比,称为过采样法。
如果在过采样同时还能够对量化噪声的分布做出改变,使其不再是在fs 频带内均匀分布,而是与信号所在频带分离开来,那么通过频域滤波就能有效除去量化噪声,进一步提高信噪比,这种方式称作噪声整形,在Σ-Δ ADC 中,噪声整形是通过Σ-Δ 调制来实现的。
sigma-delta ADC 的基本原理框图描述如下其中,抗混叠滤波器是一个简单的模拟低通滤波器,其作用是抑制输入信号中超过奈奎斯特频率的高频噪声,避免因频率混叠对输出造成干扰。
一种基于∑-△ADC的CIC滤波器设计
钱莉俊
【期刊名称】《电子元器件应用》
【年(卷),期】2009(11)1
【摘要】∑-△ADC是中频信号处理的重要模块.为了抑制∑-△ADC特有的带外噪声成型,文中给出了用CIC滤波器来匹配噪声抑制滤波器,并对采样后的数据再进行下采样,以降低噪声和后端硬件成本的设计方法.同时讨论了CIC的结构及其阶数与∑-△ADC阶数的关系,最后分析了其对信号处理的性能影响.
【总页数】3页(P44-46)
【作者】钱莉俊
【作者单位】上海交通大学电子信息学院子,上海,200032
【正文语种】中文
【中图分类】TN7
【相关文献】
1.一种改进的cic滤波器设计方法 [J], 杨晓云
2.一种基于CIC和FIR的低功耗数字滤波器设计 [J], 孔阳;武杰;宋洪治;万娟
3.一种改进的CIC抽取滤波器设计 [J], 窦建华;梁红松;胡敏;汪荣贵
4.基于FPGA的CIC滤波器设计 [J], 高红梅
5.一种用于14位1.28MS/sΣΔADC的数字抽取滤波器设计 [J], 杨银堂;李迪;石立春
因版权原因,仅展示原文概要,查看原文内容请购买。
delta-sigma型ADC的数字滤波器应用事项1、delta-sigma型ADCdelta-sigma型ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化,通过使用过采样(Oversampling)技术,噪声整形和数字滤波技术增加有效分辨率,然后对滤波器输出进行采样抽取(Decimation)处理得到输出结果。
delta-sigma型ADC采用简单的模拟电路(仅一位量化器和一位数模转换器)和大量的数字信号处理电路,造价低廉却具有高可靠性,能在低频下获得极高的线性度和分辨率。
为了适应不同应用场合对响应时间,噪声滤波等性能的不同要求,delta-sigma型ADC 通常允许用户对滤波器的结构和性能进行一定的编程组态。
2、数字滤波与模拟滤波与传统的模数转换器相比,delta-sigma型ADC具有独特的内置数字滤波器,分为FIR (有限冲击响应)和IIR(无限冲击响应)两种;FIR是非递归型,输出仅依赖于过去至当前的输入,IIR是递归型,输出是过去至当前的输入与输出值的函数。
数字滤波发生在模数转换后,它能消除模数转换过程中产生的噪声(特别是量化噪声);数字滤波比模拟滤波容易实现可编程性,依靠数字滤波器设计,用户可以编程转折频率和输出更新速率,对工频干扰(50Hz,60Hz)很容易取得90~100dB以上的抑制效果。
典型地,delta-sigma型ADC数字滤波器采用一个低通SINC(3)滤波器,它的响应与平均滤波器有相似之处,数字滤波器输出速率对应于第一个陷波频率,陷波位置多次在第一个陷波频率的倍数处重复,并在这些陷波处提供高于100dB的衰减。
下图是输出速率(陷波频率)为60Hz的频响曲线。
具体应用中在ADC前端进行模拟滤波,主要作用是抗混叠。
过采样转换技术使得防止混叠所需要的滤波变得十分简单:只须滤除频率为调制器采样速率(多倍于奈氏频率)整数倍的输入噪声,因为数字滤波器不能抑制该频带的信号;另外在输入接近满标度范围的信号时,模拟滤波可避免有用带宽外的差分噪声叠加,使调制器和数字滤波器饱和――这种情况也可以采用降低输入通道电压的方法,使之为输入通道满标度范围的一半,这样动态范围降低1倍而超范围性能增加1倍。