数据域测试技术概论
数据域测试的意义
随着计算机、大规模数字和混合集成电路以及高速数字信号处理器的广泛应用，数字电路和数字系统对现代科技、生产和生活都起着越来越大的作用。然而对于数字电路和数字系统，传统的用于模拟电路的时域和频域分析往往很难奏效。由于数字信息几乎都是多位传输的，且数据流往往很长，许多信号仅发生一次，而其中可能只有一位，甚至只在某一瞬时出错，造成故障和出错不易辨认和捕获。
于是对数字电路和系统进行故障侦查、定位和诊断的技术——数据域测试就产生了。
数据域分析的基本概念
传统的时域分析是以时间为自变量，以观测信号为因变量进行分析，而数据信息除了用离散的时间作为自变量外，还可以用事件序列作为自变量。在数据域分析中，通常关注的不是每条信号线上的电压的确切数值，而只需要知道处于低电平还是高电平以及各信号互相配合在整体上表示什么意义。
数据域测试方法的概述
数据域测试方法从原理上可分为基于结构和基于功能的两种方法。基于结构的的方法为结构法，它需要掌握被测电路的逻辑电路图，测试时通常要写出一张尽可能覆盖可测故障的故障表或故障树，然后用一定算法找到对应每个故障在被测各输入端所加的测试逻辑信号组。然而对于复杂电路和系统，结构法不仅分析过于繁杂，测试工作量大，而且出于厂商保密等原因，有时无法得到被测电路图。所以目前对大型及微处理器等复杂电路，通常采用功能测试，即对电路全部和主要逻辑功能进行测试，即不针对电路的各个节点是否存在故障，而在于整个电路能否完成预期的功能。
数据域测试方法从内容上被分为芯片级、板级、设备级。由于芯片级的故障是难以修复的，往往有时芯片故障导致我们不得不更换芯片，因此故障定位到芯片级即为故障定位的最高水平。板级测试应能把故障定位到PCB板，通常数据域板级测试是指对装有器件的PCB板进行的测试。进行设备级测试，通常在系统中有自检功能，自动指明设备是否故障。
组合和时序逻辑算法简介
组合电路通常由许多门电路组成，但电路不存在反馈，因此输出只依赖于输入信号的当前值。组合逻辑的常用算法有通路敏化法、d算法、扩展d算法和布尔差分法等。时序逻辑的测试比组合逻辑要困难的多，因为任意时刻这种电路的输出不仅取决于当时的输入，而且取决于此前的一系列输入和状态。对时序电路的测试主要由两种方法：迭接电路法和状态变迁法。有时时序电路的测试仍然
会比较困难，为了增加可测性我们会采用功能测试、运行性能的测试及改进电路的设计等方法来解决。
功能和运行性能的测试
功能测试并不一定全面检验电路中每个端子或每条信号线上是否存在故障，而是讨论被测总体或主要部分是否能完成所要求的功能，当测量是在被测电路正常运行的情况下进行时，则为运行性能测试。对于RAM而言我们会关心其地址译码电路工作是否正常，地址转换时间是否符合要求，动态RAM的状态在刷新前是否能够保持等等。最关键的是RAM的存储特性如何，能否正确写入和读出，存储的状态是否会发生呆滞于0或1的情况，一个存储单元的状态是否干扰相邻单元等等。一般用户在微型电子产品中使用RAM，往往只要求其在正常工作的状态下，测试其以读、写为核心的主要功能，也就是进行运行功能测试。
数据域测试方法的发展
可测性设计是解决复杂数字电路特别是LSI和VLSI测试的重要方向。它克服了设计与测试分离的状况，在电路设计阶段就考虑测试问题，使得被测电路不但能够测试，而且使测试方便经济，大大减少了测试工作人员检测所花的时间和精力。可测性设计的主要目标就是提高对电路内部的可控性和可观测性，即增加对电路内部不可触点的预置能力和控制能力，可以想象得出当事情的发展在我们的掌控之中是一件多么美妙的情况。可测性结构设计主要使用扫描技术，从结构上实现内部电路的可控制和可观测，如用移位寄存器和D触发器把内部点的状态串接起来，通过移入数据实现对电路内部点状态进行控制，通过逐位移出达到对内部点的观测。
内测试又称内在自测试，它使用嵌入式的方法在数字电路内部增加激励和检测等电路。
由于计算机工作速度快、逻辑分析和数值计算能力强、记忆存储容量大、计算处理准确等优点，在测量领域与计算机结合成为数据域测试的重要方向。这种借助计算机来完成测试任务的手段和方法称为计算机辅助测试。
通常计算机辅助测试通过计算机键盘、鼠标以及其他人机接口进行人机交互，与人工智能结合时使测试更加方便、快捷。
