当前位置：文档之家 › IO电压与核电压上下电顺序

IO电压与核电压上下电顺序

  • 格式：doc
  • 大小：62.00 KB
  • 文档页数：1

在上电过程中，如果内核先获得供电，周围没有得到供电，这时对芯片不会产生损坏，只是没有输入输出而已，但是如果周边I/O 接口先得到供电，内核后得到供电，则有可能会导致DSP 和外围引脚同时作为输出端，此时如果双方输出的值是相反的，那么两输出端就会因反向驱动可能出现大电流，从而影响器件的寿命，甚至损坏器件。

同样在掉电时，如果内核先掉电，也有可能出现大电流，因此一般要求CPU内核电源先于I/O电源上电，后于I/O 电源掉电。

但CPU内核电源与I/O电源供电时间相差不能太长（一般不能大于1 秒，否则也会影响器件的寿命或损坏器件）
总结：核电压要先于I/O管脚上电, 后于I/O 管脚下电。

关于IO power 和core power 选择不同电压，这是一个long long story，我简单说一下（当然我肯定不是砖家，只是稍微了解一点而已）。

作为一个兴趣听听就好。

很久以前，其实也不怎么分IO 电压和core 电压，都用比较高的电位，比如说5V，但是随着万恶的摩尔定律，芯片上管子越来越多，管子尺寸越来越小，管子氧化层越来越薄。

的时候，内部电压过高，导致的漏电流，和工作功耗指数提高。

而且，氧化层的变薄，也导致管子不耐高压，所以，内部电路管子必须工作在更低的电压。

除了功耗降低以外，更低的电压同时也带来更多好处，比如管子的速度更快了，想象一下，如果你从0转到1，只要从ground 充电到power，而power 越来越低，那么充电时间就减少。

像45nm，32nm都用到0.8V了==== 说到IO。

为什么还用比较高的电压，2.5，3.3 和5 V？那是因为IO 面对的是外部信号，如果电压设置过低，那么抗干扰性能就很差，加上板子的走线这么多年来也没等比例缩小，所以还是保持的比较高电压。

当然，也有些信号，比如说DDR信号，也是外部走板子的，这么多年就从2.5 一路降低到1.5了（DDR3），其主要原因就是为了速度，万恶的速度啊。

为了解决core 和IO 的电平不同，设计上，要用两种不同的供电，当然在每个IO和core 的信号接头处，还会有一个lvl（电平转化，又是我乱翻译的）完成电平过渡。

而IO 和core 所用的管子，那也是不同滴～～～longlong story 啊。

合集下载

上电顺序知多少？论上电顺序的重要性

上电顺序知多少？论上电顺序的重要性

上电顺序知多少？论上电顺序的重要性
工作中第一次感受到上电顺序的重要性还是在罗礼电脑，我那个时候还是一名PE，也就是产品工程师，负责产线的制程分析改善和不良品维修。

有一天早上，刚刚到办公室，生产线就发生了紧急事件，有一个测试工位连续烧了三块主板，这可不得了，那个年代一块Intel-440BX的主板要买1300块，我那时一个月工资也才1300块啊。

Figure 1 被烧毁的南桥芯片
我把三块烧毁的板子拿过来分析，发现三块板子的南桥芯片也就是上图中的82371芯片都有明显的被烧焦的痕迹，芯片表面烧的面目全非，看原理，而其它工位的作业员则是直接一次性垂直上下插入和拔出。

Figure 3 ATX 电源连接器
02再“查物”
也就是芯片，三块板子烧毁的芯片位置都是南桥芯片。

我们从南桥芯片82371的Datasheet 里面获得了上电顺序的要求：
“
1) 上电–5V要比3.3V先上电，或者二者同时
2) 下电–5V要比3.3V后掉电，或者二者同时
Figure 4 82371上电和下电顺序要求
原因分析：
此工位的作业员在插拔ATX电源的时候，由于胳膊的左右晃动造成南桥芯片的上电/下电顺序被破坏，导致烧毁。

我们更换了作业员，并且进行作业指导培训后就再也没有出现过芯片烧毁的情况。

虽然我们没有做过实际的测试，但是很多大牛的文章里面都在描述，芯片的上电顺序不满。

东大14秋学期《数字信号处理器原理及应用》在线作业2答案

东大14秋学期《数字信号处理器原理及应用》在线作业2答案

D. 2812时钟特征
?
正确答案：C
3. CAN总线只用了7层模型中的
A.物理层、数据链路层
B.物理层、数据链路层和应用层
C.网络层、数据链路层
D.物理层、数据链路层和网络层
?
正确答案：B
4.事件管理器的捕获单元用来对外部硬件信号的
A.输入响应
B.
时间测量
C.模数转换
D. PWM控制
?
正确答案：B
5. TMS320F2812的ADC模块最高采样带宽
A.高电平
B.低电平
C.高阻
D.悬空
?
正确答案：B
二,判断题
1.当采用双电源器件芯片设计系统时，需要考虑系统上电或掉电操作过程中内核和IO供电的相对电压和上电次序。
A.错误
B.正确
?
正确答案：B
2.在许多运动/电机和功率电子应用中，常将功率器件上下臂串联起来控制。上下被控的臂可以短时同时导通。
A.错误
B.正确
?
正确答案：A
3.复位程序引导（boot）完成后，系统自动重新初始化PIE中断向量表，应用程序使能PIE中断向量表，中断将从PIE向量表中获取向量。
A.错误
B.正确
?
正确答案：B
4.事件管理器的捕获单元用来对外部硬件信号的时间测量，利用边沿检测单元测量外部信号的时间差，从而可以确定电机转子的转速。
A.错误
B.正确
?
正确答案：A
9. SCI的接收和发送数据都采用归零的数据格式。
A.错误
B.正确
?
Hale Waihona Puke 正确答案：A10. 28xx有4级带有流水线存储器访问的流水线保护机制，流水线使得28xx高速运行时不需要大容量的快速存储器。
三电平充放电工作时序

三电平充放电工作时序

三电平充放电工作时序一、引言在电力系统中，充放电是一项非常重要的操作。

而三电平充放电是一种常见的工作模式，通过控制电压的三个不同电平来实现电能的储存和释放。

本文将详细介绍三电平充放电的工作时序。

二、充电过程1. 充电准备阶段在充电开始之前，需要进行一系列准备工作。

首先，需要检查电池组的状态，确保其正常运行。

接下来，根据实际情况确定充电电流和充电时间，并设置相应的参数。

2. 一级充电在充电开始后的第一个阶段，充电电压从零逐渐上升到一定的程度。

这个阶段的目的是将电池组充满到一定的电压水平，以便后续的充电工作。

3. 二级充电在一级充电完成后，电压进一步上升到第二个电平。

此时，电池组已经接近满电状态，但还需要进一步充电以达到最佳充电效果。

4. 三级充电当电池组电压达到第二个电平后，继续增加充电电压，使电池组的电压进一步上升到第三个电平。

此时，电池组已经充满，并且可以继续接受更高的电压。

5. 充电结束当电池组电压达到设定的最高电压时，充电过程结束。

此时，可以关闭充电电路，并断开电源，以防止过充。

三、放电过程1. 放电准备阶段在放电开始之前，需要进行一系列准备工作。

首先，需要检查电池组的状态，确保其正常运行。

接下来，根据实际情况确定放电电流和放电时间，并设置相应的参数。

2. 一级放电在放电开始后的第一个阶段，放电电压从最高电平逐渐下降到一定的程度。

这个阶段的目的是将电池组的电能释放到一定的程度，以满足实际需求。

3. 二级放电在一级放电完成后，电压进一步下降到第二个电平。

此时，电池组已经释放了一部分电能，但还需要进一步放电以满足需求。

4. 三级放电当电池组电压达到第二个电平后，继续降低放电电压，使电池组的电压进一步下降到第三个电平。

此时，电池组已经放电到一定程度，并且可以继续释放更多的电能。

5. 放电结束当电池组电压达到设定的最低电压时，放电过程结束。

此时，可以关闭放电电路，并重新充电以供后续使用。

四、总结通过以上对三电平充放电的工作时序的详细介绍，我们可以看到，充放电过程是一个逐级增加或逐级减少电压的过程。

fpga电压上电顺序

fpga电压上电顺序

fpga电压上电顺序
FPGA电压上电顺序是指在启动过程中，各个电压引脚的上电顺序。

一般来说，FPGA的电压上电顺序应按照以下步骤进行：
1. VCCINT（核心电压）：首先上电，为FPGA提供核心逻辑电压。

2. VCCAUX（辅助电压）：其次上电，为FPGA提供其他辅助模块（如PLL、时钟管理器等）所需的电压。

3. VCCO（输出电压）：最后上电，为FPGA的输出引脚提供电压。

在实际应用中，为了确保电压上电顺序的正确性，通常会使用电源管理IC或者外部电路来控制各个电压的上电顺序，并通过延时电路或者电源管理器来控制上电的时间间隔。

这样可以避免因电压上电顺序不正确而导致的电路故障或损坏。