计算机组成原理试题3答案
- 格式:doc
- 大小:183.50 KB
- 文档页数:3
计算机组成原理第3章习题参考答案1. (1)B (2)D (3)B (4)C (5)D (6)C (7)A (8)B2. 解:(1)0.00111 (2)0.11001 (3)-0.101003. 解:[X+Y]变补 = (312022)8[X-Y]变补= (110000)8 溢出(两符号位01)4. 解:(运算过程请参考书中例题)(1)1,101011000010(2)0,000011010010(3)1,000011010010(4)0,0110001110015. 解:(运算过程请参考书中例题)(1)[X/Y]原=1,11000;余=0.10101*2-5=1,11010;余=0.11010*2-5(2)[X/Y]原=1,10000;余=0.01011*2-5(3)[X/Y]原(4)溢出6. 答:原码一位乘法运算过程中,每一步相加的和有可能往前有进位,所以部分积的符号位用一位,以保留往前的进位,然后再进行右移操作;原码两位乘法中的运算过程使用了补码运算,由于有乘2运算,也就是往左移操作,每一步相加的和有可能往前有进位,且有可能影响两个符号位,所以部分积的符号位要三位,以保留往前的进位,然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答:运算器的基本结构应包括以下几个部分:(1) 能实现算术和逻辑运算功能的部件ALU;(2) 存放待加工的信息或加工后的结果信息的通用寄存器组;(3) 按操作要求控制数据输入的部件:多路开关或数据锁存器;(4) 按操作要求控制数据输出的部件:输出移位和多路开关;(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器;总线接收器与发送器通常是由三态门构成的。
8. 答:浮点加减运算的运算步骤包括:对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解:原码加减交替法的规则是:当余数为正时,商上1,余数左移一位,减除数绝对值得新余数;当余数为负时,商上0,余数左移一位,加除数绝对值得新余数。
计算机组成原理III/IV篇练习题参考答案(不保证全对)一、选择题1.设寄存器内容为10000000,若它等于0,则为(C)。
A. 原码B. 补码C.反码D. 移码2.假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个8位寄存器中,则下列运算会发生溢出的是( B )。
A. r1 ×r2B. r2 ×r3C. r1 ×r4D. r2 ×r43.16位长的浮点数,其中阶码7位(含1位阶符),尾数9位(含1位数符),当浮点数采用补码表示时,所能表示的数的范围是(B )。
A.-264 ~ +264(1-2-8)B.-263 ~ +263(1-2-8)C.-263 ~ +263(1-2-9)D. -263 (1-2-8)~ 263(1-2-8)4.浮点数的表示范围和精度取决于(B )。
A.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D.阶码的机器数形式和尾数的机器数形式5.若浮点数用补码表示,则判断运算结果是否为规格化数的方法是(C )。
A. 阶符与数符相同为规格化数B. 阶符与数符相异为规格化数C.数符与尾数小数点后第一位数字相异为规格化数D. 数符与尾数小数点后第一位数字相同为规格化数6.某机器字长16 位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。
假定取指令时,每取一个字节PC 自动加1。
若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的目标地址是( C )。
A. 2006HB. 2007HC. 2008HD. 2009H7.设相对寻址的转移指令占两个字节,第一字节是操作码,第二字节是相对位移量(用补码表示),若CPU每当从存储器取出一个字节时,即自动完成(PC)+1 PC。
计算机组成原理试题及答案一、单项选择题(每题2分,共40分)1. 冯·诺依曼计算机结构中,CPU的主要组成部分是()。
A. 运算器和控制器B. 存储器和控制器C. 存储器和输入/输出设备D. 运算器和存储器答案:A2. 在计算机系统中,指令和数据均以二进制形式存储,这是基于()原理。
A. 布尔代数B. 二进制数C. 存储程序D. 程序存储答案:C3. 计算机中,一个字节由()位二进制数组成。
A. 4B. 8C. 16D. 32答案:B4. 计算机存储器的层次结构中,速度最快的是()。
A. 寄存器B. 缓存C. 内存D. 外存答案:A5. 在计算机中,浮点数的表示通常采用()。
A. IEEE 754标准B. ASCII码C. Unicode编码D. 格雷码答案:A6. 计算机中,用于表示字符的编码是()。
A. ASCII码B. BCD码C. 格雷码D. 补码答案:A7. 计算机的总线按功能可分为()。
A. 数据总线、地址总线和控制总线B. 输入总线、输出总线和控制总线C. 并行总线、串行总线和控制总线D. 内部总线、外部总线和控制总线答案:A8. 在计算机系统中,I/O设备通过()与CPU进行数据交换。
A. 内存B. 总线C. 寄存器D. 缓存答案:B9. 计算机中,用于实现程序控制的部件是()。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案:B10. 计算机中,用于存储程序和数据的部件是()。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案:C11. 计算机中,用于执行算术和逻辑运算的部件是()。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案:A12. 计算机中,用于控制程序执行顺序的部件是()。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案:B13. 计算机中,用于存储当前正在执行的指令的部件是()。
A. 运算器B. 控制器C. 存储器D. 寄存器答案:D14. 计算机中,用于存储指令和数据的部件是()。
计算机组成原理练习3一、单项选择题1. 设寄存器内容为80H,若它对应的真值是– 127,则该机器数是。
A. 原码B. 补码C. 反码D. 移码2. 若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A. 阶符与数符相同为规格化数;B. 阶符与数符相异为规格化数;C. 数符与尾数小数点后第一位数字相异为规格化数;D. 数符与尾数小数点后第一位数字相同为规格化数。
3. 设机器数字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其寻址范围是。
A. 224B. 223C. 222D. 2214. 在中断接口电路中,向量地址可通过送至CPU。
A. 地址线B. 数据线C. 控制线D. 状态线5. 在程序的执行过程中,Cache与主存的地址映象是由。
A. 程序员调度的;B. 操作系统管理的;C. 由程序员和操作系统共同协调完成的;D. 硬件自动完成的。
6. 总线复用方式可以______。
A. 提高总线的传输带宽;B. 增加总线的功能;C. 减少总线中信号线的数量;D. 提高CUP利用率。
7. 下列说法中正确的是。
A. Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分;B. 主存储器只由易失性的随机读写存储器构成;C. 单体多字存储器主要解决访存速度的问题;D. Cache不与主存统一编址,Cache的地址空间不是主存地址空间的一部分。
8. 在采用增量计数器法的微指令中,下一条微指令的地址______。
A. 在当前的微指令中;B. 在微指令地址计数器中;C. 在程序计数器;D. 在CPU中。
9. 由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由______来确定。
A. 指令周期;B. 存取周期;C. 间址周期;D. 执行周期。
10. RISC机器______。
A. 不一定采用流水技术;B. 一定采用流水技术;C. CPU配备很少的通用寄存器;D. CPU配备很多的通用寄存器。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问(1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片?(3) 需要多少位地址作芯片选择?解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问;(1) 若每个内存条为16M ×64位,共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解:(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片, 共有4个内存条,1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用个芯片,其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
计算机组成原理试题一、单项选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在题干前面的括号内。
)1.为了缩短指令中某个地址段的位数,有效的方法是采取(C)。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64,按字编址,它们寻址范围是(C )。
A.64K B.32C.32K D.163.某一芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C )。
A.21B.17C.19D.204.指令系统中采用不同寻址方式的目的主要是( C)。
A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度,扩大寻址空间,提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中,操作数处在( B )。
A.通用寄存器B.贮存单元C.程序计数器D.堆栈6是(A)的简称。
A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路7.响应中断的时间是_ C 。
A.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。
8.常用的虚拟存储器寻址系统由两级存储器组成。
A.主存-辅存;B.-主存;C.-辅存;D.主存—硬盘。
9.访问主存时,让处于等待状态,等的一批数据访问结束后,再恢复工作,这种情况称作。
A.停止访问主存;B.周期挪用;C.与交替访问;D.。
10.浮点数的表示范围和精度取决于。
A.阶码的位数和尾数的机器数形式;B.阶码的机器数形式和尾数的位数;C.阶码的位数和尾数的位数;D.阶码的机器数形式和尾数的机器数形式。
11.中断向量可提供。
A.被选中设备的地址;B.传送数据的起始地址;C.中断服务程序入口地址;D.主程序的断点地址。
12.加法器采用先行进位的目的是。
A.优化加法器的结构;B.节省器材;C.加速传递进位信号;D.增强加法器结构。
13.在独立请求方式下,若有N个设备,则。
A.有一个总线请求信号和一个总线响应信号;B.有N个总线请求信号和N个总线响应信号;C.有一个总线请求信号和N个总线响应信号;D.有N个总线请求信号和一个总线响应信号。
计算机组成原理考试题+参考答案一、单选题(共90题,每题1分,共90分)1、在三种集中式总线控制方式中,()方式响应时间最快。
A、独立请求B、计数器定时查询C、串行链接D、以上都不是正确答案:A2、计算机中常采用下列几种编码表示数据,其中,± 0 编码相同的是()。
Ⅰ . 原码Ⅱ . 反码Ⅲ . 补码Ⅳ . 移码A、Ⅲ 和ⅣB、Ⅰ 和ⅣC、Ⅰ 和ⅢD、Ⅱ 和Ⅲ正确答案:A3、半导体EPROM中写入的内容,可以通过( )擦除。
A、紫外线照射B、电信号C、口令D、DOS命令正确答案:A4、浮点数加减中的对阶是指()。
A、将加数的阶码调整到与被加数的阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将较小的一个阶码调整到与较大的一个阶码相同正确答案:D5、已知小写英文字母“ a” 的 ASCII 码值为 61H ,现字母“ g” 被存放在某个存储单元中,若采用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数是()。
A、E7HB、66HC、E6HD、67H正确答案:A6、通常划分计算机发展时代是以()为标准的。
A、所用的电子器件B、运算速度C、计算机结构D、所有语言正确答案:A7、假定用若干16K×1位的存储器芯片组成一个64K×8位的存储器,芯片内各单元连续编址,则地址BFF0H所在的芯片的最小地址为()。
A、8000HB、4000HC、6000HD、A000H正确答案:A8、下面是关于计算机中存储容量单位的叙述,其中错误的是()。
A、一台计算机的编址单位、指令字长和数据字长都一样,且是字节的整数倍B、最小的计量单位为位(bit),表示一位“0”或“1”C、最基本的计量单位是字节(Byte),一个字节等于8bD、主存容量为1KB,其含义是主存中能存放1024个字节的二进制信息正确答案:A9、CPU取出一条指令并执行该指令的时间被称为()。
《计算机组成原理》单元测试3 试题参考答案一、单项选择题(每题1分,共45分)1、CPU响应中断的时间是______。
A.中断源提出请求B.取指周期结束C.执行周期结束D.间址周期结束。
2、下列说法中______是正确的。
A.加法指令的执行周期一定要访存;B.加法指令的执行周期一定不访存;C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存;D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存。
3、DMA访问主存时,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称作______。
A.停止CPU访问主存;B.周期挪用;C.DMA与CPU交替访问;D.DMA4、总线通信中的同步控制是______。
A.只适合于CPU控制的方式;B.由统一时序控制的方式;C.只适合于外围设备控制的方式;D.只适合于主存5、以下______是错误的。
A.中断服务程序可以是操作系统模块;B.中断向量就是中断服务程序的入口地址;C.中断向量法可以提高识别中断源的速度;D.软件查询法和硬件法都能找到中断服务程序的入口地址。
6、在中断周期中,将允许中断触发器置“0”的操作由______完成。
A.硬件;B.关中断指令;C.开中断指令;D.软件。
7、水平型微指令的特点是______。
A.一次可以完成多个操作;B.微指令的操作控制字段不进行编码;C.微指令的格式简短;D.微指令的格式较长。
8、以下叙述______是正确的。
A.外部设备一旦发出中断请求,便立即得到CPU的响应;B.外部设备一旦发出中断请求,CPU应立即响应;C.中断方式一般用于处理随机出现的服务请求;D.程序查询用于键盘中断9、DMA接口电路中有程序中断部件,其作用是______。
A.实现数据传送;B.向CPU提出总线使用权;C.向CPU提出传输结束;D.发中断请求。
10、CPU中的译码器主要用于______ 。
A.地址译码;B.指令译码;C.选择多路数据至ALU;D.数据译码。
计算机组成原理参考答案一. 选择题1. D2. C3. D4.B、C5. D6. C7. C8. B二. 填空题1. 程序地址2. 软件系统3. 符号位数值域4. cache 主存5. 二进制代码地址码6. 存储周期存储器带宽7. 算术 1三. 简答题1. 1)将控制器所需要的命令,以代码(微码)的形式编写成微指令,存入一个ROM构成的控制存贮器,当CPU执行指令时,从控制器中取出微指令;2)将各种机器指令操作分解成若干微操作系列。
微命令、微指令以及微程序的关系表述为:一条微指令 = 若干微命令控制一条机器指令 = 若干微指令(一段微程序)2. 一个计算机系统中的总线分为三类:同一部件如CPU内部连接各寄存器及运算部件之间的总线,称为内部总线。
(1)同一台计算机系统的各部件,如CPU、内存、通道和各类I/O接口间互相连接的总线,称为系统总线。
(2)多台处理机之间互相连接的总线,称为多机系统总线。
3. 指令周期是指取出并执行一条指令的时间,指令周期常常用若干个CPU周期数来表示,CPU周期也称为机器周期,而一个CPU周期又包含若干个时钟周期(也称为节拍脉冲或T周期)。
四. 应用题1.原码: -1,补码: -127,反码:-126,移码:+1。
2.1)所需芯片总数(64K×32)÷(16K×16)= 8片;2)因此存储器可分为4个模块,每个模块16K×32位,;3)各模块通过A15、A14进行2:4译码;3.(1)中断的定义:CPU暂时中止现行程序的执行,转去执行为某个随机或设定事件的中断处理程序,处理完毕后自动恢复原程序的执行。
中断事件出现的随机性或设定。
(2)中断主要处理步骤:中断处理包括中断的请求、传递、中断响应(包括现场的保护)、中断优先权的判断、中断的处理与返回等过程。
(3)主要有:1)由编码电路实现,直接产生。
2)由硬件产生一个“位移量”,再加上CPU某寄存器里存放的基地址3)向量地址转移法:由优先级编码电路产生对应的固定地址码,其地址中存放的是转移指令,通过转移指令可以转入设备各自的中断服务程序入口。
计算机组成原理试题答案(一)一、选择题(共20分,每题1分)1.C 2.C 3.B 4.B 5.A 6.B 7.C8.C 9.C 10.A 11.D 12.B 13.B 14.D15.B 16.A 17.D 18.C 19.B 20.C二、填空(共20分,每空1分)1.A.A.2127(1-2-23) B.2-129 C.2-128(-2-1-2-23) D.-21272.A.顺序B.程序计数器C.跳跃D.指令本身3.A.90ns B.280ns4.A.A.增加B.加15.A.地址B.数据C.模m D.m6.A.保护现场B.开中断C.设备服务D.恢复现场三、名词解释(共10分,每题2分)1.微操作命令和微操作答:微操作命令是控制完成微操作的命令;微操作是由微操作命令控制实现的最基本操作。
2.快速缓冲存储器答:快速缓冲存储器是为了提高访存速度,在CPU和主存之间增设的高速存储器,它对用户是透明的。
只要将CPU最近期需用的信息从主存调入缓存,这样CPU每次只须访问快速缓存就可达到访问主存的目的,从而提高了访存速度。
3.基址寻址答:基址寻址有效地址等于形式地址加上基址寄存器的内容。
4.流水线中的多发技术答:为了提高流水线的性能,设法在一个时钟周期(机器主频的倒数)内产生更多条指令的结果,这就是流水线中的多发技术。
5.指令字长答:指令字长是指机器指令中二进制代码的总位数。
四、(共5分)计算题答:[A+B]补=1.1011110,A+B=(-17/64)[A-B]补=1.1000110,A-B=(35/64)五、简答题(共20分)1.(4分)答:同步通信和异步通信的主要区别是前者有公共时钟,总线上的所有设备按统一的时序,统一的传输周期进行信息传输,通信双方按约定好的时序联络。
后者没有公共时钟,没有固定的传输周期,采用应答方式通信,具体的联络方式有不互锁、半互锁和全互锁三种。
不互锁方式通信双方没有相互制约关系;半互锁方式通信双方有简单的制约关系;全互锁方式通信双方有完全的制约关系。
本科生期末试卷三答案
一.选择题
1 B
2 B,C
3 D
4 C
5 A
6 C
7 C
8 C, D
9 B 10 B
二.填空题
1. A.原码 B.补码 C.反码
2. A.指令寻址 B.顺序 C.跳跃
3. A.存储器 B.指令周期 C.不相同的
4. A.ISA B.EISA C.VISA
5. A.VGA B.1280×1024 C.24位
三.解:[ x ]原= 1.01111 [ x ]补= 1.10001 所以:[ -x ]补= 0.01111 [ y ]原= 0.11001 [ y ]补= 0.11001 所以:[ -y ]补= 1.00111
[ x ]补11.10001 [ x ]补11.10001
+ [ y ]补00.11001 + [ -y ]补11.00111
[ x + y ]补00.01010 [ x - y ]补10.11000
所以: x + y = +0.01010 因为符号位相异,结果发生溢出四.解:由已知条件,机器字长16位,主存容量128KB / 16= 64K字,因此MAR = 16位,
共128条指令,故OP字段占7位。
采用单字长和双字长两种指令格式,其中单字长指令用于算术逻辑和I / O类指令,双字长用于访问主存的指令。
寻址方式由寻址模式X定义如下:
X = 000 直接寻址 E = D(64K)
X = 001 立即数 D = 操作数
X = 010 相对寻址 E = PC + D PC = 16位
X = 011 基值寻址 E = R b + D ,R b =16 位
X = 100 间接寻址 E = (D)
X = 101 变址寻址 E = R X + D ,R X = 10位
五.解:可采用多体交叉存取方案,即将主存分成8个相互独立、容量相同的模块M
,
M1,M2,…M7,每个模块32M×32位。
它各自具备一套地址寄存器、数据缓冲寄存器,各自以同等的方式与CPU传递信息,其组成结构如图B3.3:
图B3.3
CPU访问8个存贮模块,可采用两种方式:一种是在一个存取周期内,同时访问8个存贮模块,由存贮器控制器控制它们分时使用总线进行信息传递。
另一种方式是:在存取周期内分时访问每个体,即经过 1 / 8存取周期就访问一个模块。
这样,对每个模块而言,从CPU给出访存操作命令直到读出信息,仍然是一个存取周期时间。
而对CPU来说,它可以在一个存取周期内连续访问8个存贮体,各体的读写过程将重叠进行。
六.解:加法指令“ADD X(R
)”是一条隐含指令,其中一个操作数来自AC0,另一个
i
操作数在数据存贮器中,地址由通用寄存器的内容(R i)加上指令格式中的X量值决定,可认为这是一种变址寻址。
因此,指令周期的操作流程图如图B3.4,相应的微操作控制信号列在框图外。
图B3.4
七.解:分五个阶段:请求总线,总线仲裁,寻址(目的地址),信息传送,状态返回(错
误报告),如图B3.5所示:
图B3.5
八.解:该中断系统可以实行5重中断,中断优先级的顺序是,优先权1最高,主程序
运行于最低优先权(优先权为6)。
图B3.2中出现了4重中断。
中断过程如下:主程序运行到T1时刻,响应优先权4的中断源的中断请求并进行中断服务;到T3时刻,优先权4的中断服务还未结束,但又出现了优先权3的中断源的中断请求;暂停优先权4的中断服务,而响应优先权3的中断。
到T4时刻,又被优先权2的中断源所中断,直到T6时刻,返回优先权3的服务程序,到T7时刻,又被优先权1的中断源所中断,到T8时刻,优先权1的中断服务完毕,返回优先权3的服务程序,直到T10优先权3的中断服务结束,返回优先权4的服务程序,优先权4的服务程序到T11结束,最后返回主程序。
图B3.2中,优先权3的服务程序被中断2次。
而优先权5的中断未产生。
九.
十.。