下载文档原格式
VHDL入门教程VHDL（Very High-speed Integrated Circuit HardwareDescription Language）是一种用于设计数字电路的硬件描述语言。
它是IEEE 1076标准中规定的一种语言，广泛应用于数字电路的设计、仿真和综合等领域。
本文将为大家介绍VHDL的基础知识和入门教程。
一、VHDL的基本概念1. 实体（Entity）：VHDL代码的最高层次，用于定义模块的输入、输出和内部信号。
2. 架构（Architecture）：定义了实体中的各个信号和组合逻辑的行为。
3. 信号（Signal）：表示数据在电路中的传输和操作。
4. 进程（Process）：定义了组合逻辑的行为，用于描述信号之间的关系。
5. 实体声明（Entity Declaration）：用于描述模块的名称、输入、输出和内部信号。
6. 架构声明（Architecture Declaration）：用于描述模块的内部逻辑。
二、VHDL的基本语法1.实体声明语法：```entity entity_name isport ( port_list );end entity_name;```其中，entity_name是实体的名称，port_list是实体的输入、输出和内部信号。
2.架构声明语法：```architecture architecture_name of entity_name issignal signal_list;beginprocess (sensitivity_list)begin--逻辑行为描述end process;end architecture_name;```其中，architecture_name是架构的名称，entity_name是实体的名称，signal_list是架构的内部信号，sensitivity_list是触发事件的信号列表。
三、VHDL的基本例子下面以一个简单的4位加法器为例介绍VHDL的编写和仿真流程。
第1部分VHDL语言基础知识第1章概述1.1 电子器件的发展和现状电子技术的发展总是同电子器件的发展密切相关的，由于电子器件的不断更新换代，电子技术得到了飞速发展，当今信息技术被广泛应用在国民经济的方方面面。
多媒体技术的普及、高速宽带网络的建设、数字电视的出现以及与我们日常生活息息相关的各种家用电器，都离不开微处理器、存储器和一些采用行业标准的专用芯片。
这些电子器件的发展经历了从电子管、晶体管、小规模集成电路、中规模集成电路到大规模集成电路和超大规模集成电路几个阶段，其发展趋势是体积越来越小，集成度越来越高。
随着半导体技术的迅速发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担，系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好在自己的实验室里就能设计并制造出适用的ASIC芯片，并且能够得到实际的应用。
使用ASIC完成电子系统的设计，其优点是集成度高、保密性强、可大幅度地减少印刷电路板的面积和接插件、电路性能好并能降低装配和调试费用、更适合较大规模批量生产、降低生产成本。
例如，现在微机中使用的显卡、网卡、数字电视等都是专用的ASIC芯片。
采用ASIC设计的不足之处是一次性的投资大，设计周期一般比较长，不便于以后修改设计，因而近几年在ASIC领域出现了一种半定制电路，即现场可编程逻辑器件FPLD。
目前使用较多的可编程逻辑器是现场可编程门阵列FPGA（field programmable gate array）和复杂可编程逻辑器件CPLD（complex programmable gate array）。
早期使用的可编程器件有PROM、EPROM、E2PROM、PAL、GAL等，这些芯片的容量一般比较小，只能完成简单的数字逻辑功能，这些器件基本上是使用专用的编程器进行装载。
CPLD和FPGA的芯片是在早期使用的PAL和GAL基础上发展起来的，相比早期的可编程器件，现场可编程逻辑器件FPLD的容量大，器件的容量远远大于PAL和GAL，更适合做时序和组合逻辑电路的设计，不但集成度高，而且逐渐向低功耗发展，芯片的使用电压有+5V、+3.3V和+2.5 V几种，有的芯片外部是+5V而内部的工作电压则是+3.3V或+2.5V。
VHDL学习笔记一、VHDL简介VHDLVHDL（Very High Speed Hardware Description Language)超高速硬件描述语言。
VHDL是工业标准的文本格式语言，支持仿真和综合，是一种并发执行的语言。
VHDL支持结构化设计和TOP-DOWN设计方法。
其描述与工艺无关，支持多风格的描述方法。
VHDL的历史：•1982年，诞生于美国国防部赞助的VHSIC（Very High Speed Integrated Circuit）项目。
•1987年底，VHDL被IEEE和美国国防部确认无标准硬件描述语言，即IEEE-1076(简称87版)•1993年，IEEE对VHDL进行了修订，共不了新版本的VHDL，即IEEE标准的1076-1993（1164）版•1996年，IEEE-1076.3成为VHDL综合标准。
VHDL的基本设计单元1.Library和Package（库和程序包） --库主要存放已经编译过的实体、结构体、程序包和配置; --程序包主要用来存放各个设计都能共享的数据类型、子程序说明、属性说明、元件说明等部分。
2.Entity（实体）--用来说明模型的外部特征3.Architecture（结构体/构造体）--来定义模型的功能VHDL基本设计单元（例子）例：用VHDL语言设计一个2选1的数据选择器--实体声明 entity mux21 is port(a,b:in bit;--输入-数据（bit类型) s:in bit;--输入-选择信号（bit类型) y:out bit--输出（bit类型) ); end entity mux21; --结构体（实体内部逻辑） architecture one of mux21 is signal d,e:bit;--临时中间变量 begin d<=a and (not s); --左边三行可以用下面的语句代替。
e<= b and s; --y<= a when s=’0’ else y<= d or e; -- b; end architecture one;二、VHDL结构库和程序包•库库是专门用于存放预先编译好的程序包的地方，对应一个文件目录，程序包的文件就放在此目录中，其功能相当于共享资源的仓库，所有已完成的设计资源只有存入一些“库”内才可以被其他实体共享。
VHDL语言教程VHDL是一种硬件描述语言，用于描述数字电路和系统，并进行硬件的设计和仿真。
它被广泛应用于数字电路设计、嵌入式系统开发和可编程逻辑控制器等领域。
本教程将介绍VHDL语言的基本概念和语法，帮助您了解和学习这门强大的硬件描述语言。
一、VHDL概述VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意为高速集成电路硬件描述语言。
它是一种硬件描述语言，用于描述数字电路和系统。
与传统的电路设计方法相比，使用VHDL可以更加方便、高效地进行电路设计和测试。
1.VHDL的起源和发展VHDL最早由美国国防部为了解决数字电路设计复杂、效率低下的问题而研发。
后来，VHDL成为了一种IEEE标准（IEEE1076）并被广泛应用于数字电路设计和仿真。
2.VHDL的优点VHDL具有以下几个优点：-高级抽象：VHDL提供了一种高级描述电路的方法，使得设计者能够更加方便地表达复杂的电路结构和行为。
-可重用性：VHDL支持模块化设计，使得设计者可以将电路的不同部分进行抽象和封装，提高了电路的可重用性。
-高效仿真：VHDL可以进行高效的电路仿真和测试，有助于验证电路设计的正确性和可靠性。
-灵活性：VHDL可以应用于各种不同类型和规模的电路设计，从小规模的数字逻辑电路到大规模的系统级设计。
二、VHDL语法和基本概念1.VHDL的结构VHDL程序由程序单元（unit）组成，程序单元是VHDL描述的最小单元。
程序单元包括实体（entity）、结构（architecture）、过程（process）和包（package）等。
2. 实体（entity）实体是VHDL描述电路模块的一个部分，包括输入输出端口、信号声明和实体标识符等。
3. 结构（architecture）结构描述了实体的具体电路结构和行为，包括组件声明、信号赋值和行为描述等。
VHDL入门教程VHDL（Very High-Speed Integrated Circuit HardwareDescription Language）是一种硬件描述语言，用于设计数字电路和系统。
它是由美国国防部在20世纪80年代早期开发的，并由IEEE 1076标准化。
VHDL可以用于描述电路结构、电路行为和模拟。
一、VHDL概述VHDL是一种硬件描述语言，它允许工程师以更高级的语言编写硬件描述。
它可以描述电路结构、电路行为和模拟。
VHDL可以应用于各种电子系统的设计，从简单的数字逻辑门到复杂的处理器。
二、VHDL基本结构VHDL的基本结构包括实体声明、体声明和结构化代码。
实体声明描述了电路的接口，包括输入和输出。
主体声明描述了电路的行为。
结构化代码定义了电路的结构。
三、VHDL数据类型VHDL提供了多种数据类型，包括标量类型（比如整数和实数）、数组类型和记录类型。
每种类型都有其特定的操作和范围。
四、VHDL信号VHDL中的信号用于在电路中传递信息。
信号可以在过程中赋值，并且具有各种延迟属性。
信号还可以连接到模块的输入和输出端口，以实现电路之间的通信。
五、VHDL实体和体VHDL设计包含实体和体。
实体描述了电路的接口和连接，而体描述了电路的行为。
实体和体之间使用端口来传递信息。
六、VHDL组件VHDL中的组件用于将电路模块化，以实现更高层次的设计和复用。
组件可以在实体中声明，并在体中实例化。
七、VHDL并发语句VHDL中的并发语句用于描述电路中多个同时运行的过程。
并发语句包括并行语句、过程、并行块和并行时钟。
八、VHDL测试VHDL测试包括自动测试和手动测试。
自动测试使用测试工具和仿真器来验证电路的正确性。
手动测试包括使用仿真器进行手工测试和调试。
九、VHDL实例以下是一个简单的VHDL实例，实现了一个4位二进制加法器：```vhdllibrary IEEE;use IEEE.STD_LOGIC_1164.all;entity binary_adder isporta : in std_logic_vector(3 downto 0);b : in std_logic_vector(3 downto 0);sum : out std_logic_vector(4 downto 0);carry : out std_logicend binary_adder;architecture behavior of binary_adder isbeginprocess(a, b)variable temp_sum : std_logic_vector(4 downto 0);variable temp_carry : std_logic;begintemp_sum := ("0000" & a) + ("0000" & b);temp_carry := '0' when temp_sum(4) = '0' else '1';sum <= temp_sum;carry <= temp_carry;end process;end behavior;```上述VHDL代码定义了一个名为`binary_adder`的实体，它有两个4位输入`a`和`b`，一个5位输出`sum`和一个单一位输出`carry`。
第三章VHDL语言基础本章介绍VHDL语言的基础知识，具体容包括：1、概述2、VHDL程序的基本结构库、程序包、实体说明、结构体、配置3、VHDL的语言要素语法规则、数据对象、数据类型、运算操作符4、VHDL的描述语句并行语句、顺序语句、子程序、属性语句5、VHDL的描述方式行为描述方式、寄存器传输级描述方式、结构描述方式第一节概述HDL（Hardware DescriptionLanguage）：硬件描述语言，描述数字电路和系统的语言。
具体来说，用于描述数字系统的结构、行为、功能和接口。
在EDA设计中，设计者利用硬件描述语言，可以描述自己的设计思想，完成设计输入的步骤。
设计输入共有三种方法——原理图、文本、波形输入，其中，文本输入方式就是用硬件描述语言跟计算机交流，让计算机读懂设计者的设计。
VHDL的全称是Very-High-Speed Integrated CircuitHardwareDescriptionLanguage，译作甚高速集成电路硬件描述语言，是当前广泛使用的HDL 语言之一，并被IEEE和美国国防部采用为标准的HDL语言。
1、发展历程：美国国防部1982年开发VHDL语言，在1987年被IEEE采用为标准硬件描述语言。
在实际使用过程中，发现1987年版本的缺陷，并于1993年对87版进行了修订。
因此，现在有两个版本的VHDL语言。
1）1987年的IEEE 1076（VHDL87）2）1993年进行了修正（VHDL93）VHDL语言目前已成为，开发设计可编程逻辑器件的重要工具。
2、优点：VHDL语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。
归纳起来，VHDL 语言主要具有以下优点：功能强大，设计方式多样VHDL具有功能强大的语言结构, 可用简洁明确的代码来描述十分复杂的硬件电路。
VHDL 语言设计方法灵活多样，既支持自顶向下的设计方式，也支持自底向上的设计方法；既支持模块化设计方法，也支持层次化设计方法。
（本学习以MAXPLUS10为工具软件）第一章、 VHDL程序的组成一个完整的VHDL程序是以下五部分组成的：库（LIBRARY）：储存预先已经写好的程序和数据的集合程序包（PACKAGE）：声明在设计中将用到的常数、数据类型、元件及子程序实体（ENTITY）：声明到其他实体或其他设计的接口，即定义本定义的输入输出端口构造体（ARCHITECTUR）：定义实体的实现，电路的具体描述配置（CONFIGURATION）：一个实体可以有多个构造体，可以通过配置来为实体选择其中一个构造体库库用于存放预先编译好的程序包（PACKAGE）和数据集合体，可以用USE语句调用库中不同的程序包，以便不同的VHDL设计使用。
库调用的格式：LIRARY 库名USE 库名.所要调用的程序包名.ALL可以这样理解，库在硬盘上的存在形式是一个文件夹，比如库IEEE，就是一个IEEE的文件夹，可以打开MAX PLUSR安装源文件夹，进入VHDL93的文件夹，就可以看到一个IEEE的文件夹，这就是IEEE库，而里面的文件就是一个个对程序包或是数据的描述文件，可以用文本打开来查看文件的内容。
例如在VHDL程序里面经常可以看到“USE ”，可以这样解释这句话，本序里要用到IEEE文件夹下程序包STD_LOGIC_1164，而STD_LOGIC_1164是可以在IEEE文件夹的文件里面看到的，用文本打开，可以看到有一名为“”PAKAGE定义。
简单的来说，库相当于文件夹，而程序包和数据就相当于文件夹里面的文件的内容（注意：不是相当于文件，因为程序包和数据都是在文件里面定义的，而文件名是和实体名相同的，可以说实体相当于文件）。
到了这里就可以考虑一个问题，“在安装MAX PLUS时有多少个库已经存在的呢”，要得到这个问题的答案，可以打开安装目录下的“VHDL93”文件夹，就可以看到里面有五个文件夹，分别是ATERA、IEEE、LPM、STD、VITAL，也就是说你看到了五个库，分别是ATERA功能库：增强型功能部件，即IP核，包括数字信号处理、通信、PCI和其他总线接口、处理器和外设及外设的功能。
IEEE库：由IEEE（美国电子电机工程师学会）制定的标准库LPM库：参数可调模块库STD库：符合VHDL标准的库VITAL库：vhdl上对asic提供高精确度及高效率的仿真模型库调用库的表达有两种，一是显式表式，就是用LIBRARY和USE来调用库里面的程序包或数据，适用于那些不符合VHDL标准的库调用，比如IEEE库；另一种是隐式表式，就是不用说明就自动调用的，适合于符合VHDL标准的库调用，比如STD库，不用写明调用就已经自动调用出来了。
除了上面所介绍的库外，还有用户自定义库及WORK库，WORK库是用户的VHDL现行工作库，从上面的理解可知，WORK库就是用户当前编辑文件所在的文件夹，文件夹里面的其他文件里面所描述包或数据的集合就是WORK库里面的包和数据的集合。
由于WORK库自动满足VHDL 标准，因此在就应用中不必以显式预先说明（比如 LIBRARY WORK这样的定义是多余的）。
程序包在VHDL中，常量、数据类型与子程序可以在实体说明部分和结构体部分加以说明，且实体说明部分所定义的常量、数据类型与子程序在相应的结构体中是可见的（可以被使用的），但在一个实体的说明部分与结构体的部分对于其他实体的说明部分与结构部分是不可见的（注：实体相当于一个文件），程序包（PACKAGE）就是为了使一组常量说明、数据说明、子程序说明和元件说明等内容对于多个设计实体都成为可见的而提供的一种结构，可以这样理解一个实体（文件）里的PACKAGE对常量等的定义在其于的实体（文件）里是可以被使用的。
程序包由包头和包体构成，包头格式：PACKAGE 程序包名 IS说明语句；END 程序包名；说明语句部分可为：USE语句、类型定义、子程序声明（定义在包体）、常量定义、信号声明、元件声明等。
包体格式：PACKAGE BODY 程序包名 IS说明语句；END 程序包名说明部分用于子程序的定义，注：在包中对子程序的说明分为两部分，子程序声明放在包头，子程序的定义在包体。
实体对于程序包不是自动可见（即不是自动就设为使用）的，为了使用程序包说明的内容就必须在实体的开始加上USE语句（即是要用USE来调用程序包里面所说明的东西），即使实体和程序包是在同一个文件里也要这样调用。
实体实体（ENTITY）是VHDL设计中最其本的组成部分之一（另一个是结构体），VHDL表达的所有设计均与实体有关。
实体类似于原理图中的一个部件符号，它并不描述设计的具体功能，只是定义所需的全部输入/输出信号。
实体格式如下：ENTITY 实体名 IS[GENERIC（常数名：数据类型[：设定值]）] 类属说明PORT端口说明（端口信号名1：模式类型；端口信号名2：模式类型；端口信号名3：模式类型；端口信号名4：模式类型）；TYPE语句或常量定义实体申明并行语句实体语句END 实体名；实体名：MAXPLUSII要求实体名必须与VHDL文件名相同，否则编译会出错。
类属参量：用于为设计实体和其外部环境通信的静态信息提供通道，可以定义端口的大小、实体中元件数目及实体的定时特性等等；带有GENERIC的实体所定义的元件叫做参数化元件，即元件的规模或特性由GENERIC的常数决定，在GENERIC所定义的常数是可以在引用过程中修改的，因此利用GENERIC可以设计更加通用的元件，弹性地适应不同的应用。
端口信号名：端口信号名在实体之中必须是唯一的，信号名应是合法的标识符端口模式：分别有IN、OUT、INOUT、BUFFER和LINKAGE，这五种类型在后面的章节将介绍到。
端口类型：常用的有INTEGER、STD_LOGIC、STD_LOGIC_VECTOR，有待后面章节介绍。
实体申明：实体申明部分应放在端口说明的下面，实体申明部分用于定义实体接口中的公共信息，例如可以用来定义新的数据类型和常量定义等。
实体语句：是每一设计实体接口的公共部分，实体语句只能由并行断言语句、并行过程调用语句和被动进程语句，注意，这些实体语句部分应该是被动语句，即在语句中不含有信号赋值语句。
结构体所有能被仿真的实体都由结构体（ARCHITECTURE）描述，即结构体描述实体的结构或行为，一个实体可以有多个结构体，每个结构体分别代表该实体功能的不同实现方案。
结构体格式：ARCHITECTURE 结构体名 OF 实体名 IS[定义语句（元件例化）；]BEGIN并行处理语句；END 结构体名；结构体名是对本结构体的命名，它是该结构体的惟一名称，虽然可以由设计人员自由命名，但一般都将命名和对实体的描述结合起来，结构体对实体描述有三种方式（括号中为命名）：1）行为描述（BEHAVE）：反映一个设计的功能和算法，一般使用进程PROCESS，用顺序语句表达；2）结构描述（STRUCT）：反映一个设计硬件方面的特征，表达了内部元件间连接关系，使用元件例化来描述；3）数据流描述（DATAFLOW）：反映一个设计中数据从输入到输出的流向，使用并行语句描述。
配置一个实体可以用多个结构体描述，具体综合时，选择哪一个结构体来综合，由配置来确定，仿真时用配置语句进行配置能节省大量时间。
配置格式：CONFIGURATION 配置名 OF 实体名ISFOR 选配结构体名；END FOR；END CONFIGURATION；第二章、数据类型、算符、数据对象、属性标识符VHDL标识符由大小写字母、数字和下划线构成，不区分大小写数据对象在逻辑综合中，VHDL常用的数据对象有信号、变量及常量。
1）信号SIGNAL，为全局变量，在程序包说明、实体说明、结构体描述中使用，用于声明内部信号，而非外部信号（外部信号为IN、OUT、INOUT、BUFFER），其在元件之间起互联作用，可以赋值给外部信号。
定义格式：SIGNAL 信号名：数据类型[：=初始值]；赋值格式：目标信号名<=表达式常在结构体中用赋值语句完成对信号赋初值的任务，因为综合器往往忽略信号声名时所赋的值。
2）变量（VARIABLE），只在给定的进程中用于声明局部值或用于子程序中，变量的赋值符号为“：=”，和信号不同，信号是实际的，是内部的一个存储元件（SIGNAL）或者是外部输入（IN、OUT、INOUT、BUFFER），而变量是虚的，仅是为了书写方便而引入的一个名称，常用在实现某种算法的赋值语句当中。
定义格式：VARIABLE 变量名：数据类型[：=初始值]3）常量，全局变量，在结构体描述、程序包说明、实体说明、过程说明、函数调用说明和进程说明中使用，在设计中描述某一规定类型的特定值不变，如利用它可设计不同模值的计数器，模值存于一常量中，对不同的设计，改变模值仅需改变此常量即可，就如上一章所说的参数化元件。
定义格式：CONSTANT 常数名：数据类型：=表达式；4）信号和变量最大的不同在于，如果在一个进程中多次为一个信号赋值，只有最后一个值会起作用，而当为变量赋值时，变量的值改变是立即发生的。
数据类型VHDL是一种强类型语言，对于每一个常数、变量、信号、函数及设定的各种参量的数据类型（DATA TYPES）都有严格要求，相同数据类型的变量才能互相传递和作用，标准定义的数据类型都在VHDL标准程序表STD中定义，实际使用中，不需要用USE语句以显式调用。
VHDL常用的数据类型有三种：标准定义的数据类型、IEEE预定义标准逻辑位与矢量及用户自定义的数据类型。
1）标准定义的数据类型Boolean布尔量：取值为FALSE和TRUECHARACTER字符：字符在编程时用单引号括起来，如‘A’STRING字符串：双引号括起来，如“ADFBD”INTEGER整数：整数范围从-（231-1）到（231-1）；REAL实数：实数类型仅能在VHDL仿真器中使用，综合器不支持BIT位：取值为0或1；TIME时间：范围从-（231-1）到（231-1），表达方法包含数字、（空格）单位两部分，如（10 PS）；BIT_VECTOR位矢量：其于BIT数据的数组，使用矢量必须注明宽度，即数组中的元素个数和排列，如SIGNAL A： BIT_VECTOR（7 DOWNTO 0）NATUREAL自然数：整数的一个POSITIVE正整数：SEVRITY LEVEL错误等级：在VHDL仿真器中，错误等级用来设计系统的工作状态，共有四种可能的状态值：NOTE，WARNING，ERROR和FAILURE2） IEEE预定义的标准逻辑位与矢量STD_LOGIC:：工业标准的逻辑类型，取值为‘0’、‘1’、‘Z’、‘X’（强未知）、‘W’（弱未知）、‘L’（弱0）、‘H’（弱1）、‘—’（忽略）、‘U’（未初始化），只有前四种具有实际物理意义，其他的是为了与模拟环境相容才保留的。
