数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。

2．考试时间90分钟。

3．卷面整洁，字迹工整。

1． 将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 2． 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3． 把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（ ）>( )>( ) 。

4． 对于D 触发器，欲使Q n+1=Q n，输入D=（ ），对于T 触发器，欲使Q n+1=Q n，输入T=（ ）5． 一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（）条。

6． 对32个地址进行译码，需要（ ）片74138译码器。

7． 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。

8． 将下列各式变换成最简与或式的形式=+B A （ ）=+B A A （）=++C B C A AB （））进制。

二、组合电路设计题（每空10分，共20分）1． 用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路的功能。

四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。

（14分）2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。

（10分）五、设计题（共26分）1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。

数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。

《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。

（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。

请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。

DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。

A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。

A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。

数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。

答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。

答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。

答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。

答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。

答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。

200 /200 学年第一学期《数字电路》试卷班级________________学号________________姓名_______________成绩______________一、选择题（每题2分，共20分） 1、下面属于有权码的是（ B ）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）A 、与非门B 、或门C 、或非门D 、异或门 3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）A 、B A + B 、B A ∙C 、B B A +∙D 、A B A + 4、数字电路中机器识别和常用的数制是（ A ）A 、二进制B 、八进制C 、十进制D 、十六进制 5、十进制数100对应的二进制数为（ C ）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示 5时，输出七段LED 数码管的abcdefg 为（ A ）A 、1011011B 、0100100C 、1101101D 、00100107、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（ C ）A 、74LS85B 、74LS138C 、74LS148D 、74LS48 9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。

（ A ）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器abcd e fg二、填空题（每空1.5分，共30分）1、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。

数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有（）个稳定状态。

A. 1B. 2C. 3D. 43. 一个四进制计数器有（）个状态。

A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出（）种不同的二进制信号。

A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是（）。

A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中，若要实现逻辑“与”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于（）。

A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储（）位二进制数。

A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中，其输出状态的变化规律是（）。

A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中，若要实现逻辑“或”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常用电压______伏特表示，逻辑“1”通常用电压______伏特表示。

2. 一个3线到8线译码器的输入端有______个信号线，输出端有______个信号线。

3. 一个4位二进制计数器的进位链是______进制的。

4. 一个D触发器的输出Q与输入D的关系是______。

5. 在数字电路中，逻辑“非”运算的符号是______。

6. 一个4位二进制计数器的计数范围是______到______。

7. 一个3线到8线译码器可以译出______种不同的二进制信号。

8. 一个8位寄存器可以存储______位二进制数。

数电期末考试题及答案解析一、选择题1. 在数字电路中，最基本的逻辑关系是（）。

A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：C解析：在数字电路中，最基本的逻辑关系是反相器（非逻辑），它是所有其他逻辑门的基础。

2. 下列哪个不是组合逻辑电路的特点？（）A. 无记忆功能B. 输出只依赖于当前输入C. 输出可以延迟输入D. 结构简单答案：C解析：组合逻辑电路的特点是无记忆功能，输出只依赖于当前输入，结构简单，而输出不能延迟输入。

3. 触发器的主要用途是（）。

A. 实现组合逻辑B. 实现时序逻辑C. 作为放大器使用D. 作为电源答案：B解析：触发器是一种具有记忆功能的电路元件，主要用于实现时序逻辑。

二、填空题1. 一个4位二进制计数器可以计数到 _________ 。

答案：15解析：4位二进制计数器的计数范围是从0到2^4-1，即从0到15。

2. 一个D触发器的Q端在时钟信号的上升沿触发时，Q端输出的是_________ 。

答案：D输入端的当前状态解析：D触发器在时钟信号的上升沿触发时，Q端输出的是D输入端的当前状态。

三、简答题1. 解释什么是同步时序逻辑电路和异步时序逻辑电路的区别。

答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，触发器在时钟信号的上升沿或下降沿同时触发。

而异步时序逻辑电路中的触发器没有统一的时钟信号，触发器的触发时间取决于输入信号的变化。

解析：同步时序逻辑电路的优点是设计简单，易于实现同步操作，但可能存在时钟偏斜和传播延迟问题。

异步时序逻辑电路的优点是不受时钟信号限制，可以灵活设计，但设计复杂，难以实现大规模集成。

四、计算题1. 假设有一个4位二进制计数器，初始状态为0000，求在经过10个时钟周期后计数器的状态。

答案：1010解析：4位二进制计数器从0000开始计数，每经过一个时钟周期，计数器的状态依次为0001、0010、0011、0100、0101、0110、0111、1000、1001、1010。

广西科技大学2015—2016学年第 1 学期课程考核试题 考核课程 数字电路与数字逻辑 （ A 卷）考核班级 软件141、142 学生数 80 印数 85 考核方式 闭卷 考核时间 120 分钟一、 选择题（每题2分，共20分）1． 数字9的BCD 码是1001，那么它的余三码是（ A ）A 1100B 1001C 0110D 11112． 若输入变量A 、B 全为1时，输出F 为1，其余情况下，F 为0，那么F 与AB 的关系是（ B ）A B A F ⊕= B B A F ⋅= C B A F += D B A F +=3． 二进制数1100转换成十六进制数是（ C ）A 12HB 0AHC 0BHD 0CH4． 逻辑表达式=⋅+B A A （ C ）A B A ⋅ B B C A D A5． 组合逻辑电路通常由（ A ）组合而成。

A 门电路B 计数器C 触发器D 寄存器6． 时序逻辑电路中一定包含（ C ）A 门电路B 计数器C 触发器D 寄存器7． 有2个与非门构成的基本RS 触发器，如果要触发器输出保持不变，则（）QA 00=S RB 01=S RC 10=S RD 11=S R8． T 触发器，如果T 端为高电平，那么CP 脉冲来的时候，输出Q 应（ ）A 为0B 为1C 保持不变D 翻转9． 时序逻辑电路输出状态的改变（ ）A 仅与该时刻输入信号的状态有关B 仅与时序电路的原状态有关C 与时序电路的原状态无关D 与A 、B 两项皆有关10．以下（ B ）不是解决组合逻辑电路中竞争冒险现象的方法。

A 增加冗余项B 使用卡诺图化简C 增加选通脉冲D 改变设计方法二、 使用卡诺图法化简以下逻辑函数（每题5分，共20分）1． ∑=)15,14,13,11,9,8,5,4,0(),,,(m D C B A F2． ∑=)13,10,8,5,2,1,0(),,,(m D C B A F3． ∑=)14,13,12,7,6,5,4(),,,(m D C B A F4． ∑∑+=)11,10,9,8()15,13,5,4,3,2(),,,(d m D C B A F三、 问答题（每题10分，共40分）1．分析下图所示的组合逻辑电路。

数字逻辑期末考试试卷含答案一、选择题（共10题，每题2分，共20分）在下列选项中选择正确答案，并在答题卡上填写对应答案的字母。

1. 逻辑门是数字电路中最基本的组成单元，它由多个电子器件组合而成，能够实现逻辑运算。

下列不属于逻辑门的是：A. 与门B. 或门C. 非门D. 电容门2. 在数字电路中，最简单的存储单元是：A. 寄存器B. 计数器C. 缓存器D. 锁存器3. 二进制数是由二个字符0和1组成的数，它在计算机中占有重要地位。

下面哪个是5的十进制表示？A. 101B. 0101C. 110D. 00001014. 半加器是指具有两个输入端和两个输出端的二进制加法器。

下列选项中，不属于半加器的是：A. 异或门B. 与门C. 或门D. 非门5. 在数字电路中，集成电路是指将多个电子器件集成到一个芯片上，以实现特定功能。

下列选项中不属于集成电路的是：A. 与门B. 或门C. 霍尔开关D. 计数器6. 在计算机中，ALU指的是运算器，负责进行各种算术和逻辑运算。

下面哪个选项不属于ALU的功能？A. 加法运算B. 乘法运算C. 与门逻辑运算D. 异或门逻辑运算7. 时钟信号是数字电路中常见的同步信号，用于控制电路的工作时间。

下列选项中，不属于时钟信号的是：A. 脉冲信号B. 方波信号C. 高电平信号D. 低电平信号8. 译码器是指将输入的数字代码转换为特定信号输出，用于对输入数字进行解码。

下面哪个选项不属于译码器？A. 74LS138B. 74LS74C. 74LS47D. 74LS869. 在数字电路中，多路选择器是一种常用的逻辑电路，具有多个输入和一个输出。

下列选项中不属于多路选择器的是：A. 2:1选择器B. 4:1选择器C. 8:1选择器D. 16:1选择器10. D触发器是一种常用的时序元件，能够存储一个比特的数据。

下列选项中，不属于D触发器的是：A. RS触发器B. JK触发器C. T触发器D. D触发器与门二、填空题（共5题，每题4分，共20分）根据题目所给条件，在答题卡上填写正确的答案。

数电期末试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出具有记忆功能C. 没有反馈回路D. 可以并行处理数据答案：B3. 触发器的主要用途是：B. 存储一位二进制信息A. 进行算术运算C. 执行逻辑判断D. 转换模拟信号答案：B4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 集成度高C. 功耗低D. 可实现复杂的功能答案：D5. 下列哪个是同步时序逻辑电路的特点？A. 所有触发器的时钟信号相同B. 所有触发器的时钟信号不同C. 没有统一的时钟信号D. 触发器之间存在反馈回路答案：A二、填空题（每空2分，共20分）1. 一个完整的数字系统包括________和________。

答案：组合逻辑部分；时序逻辑部分2. 布尔代数的基本运算有________、________和________。

答案：与；或；非3. 一个D触发器具有________个稳定状态。

答案：24. 一个4位二进制计数器可以计数到________。

答案：155. 一个8位的寄存器可以存储________位二进制数。

答案：8三、简答题（每题10分，共30分）1. 简述什么是同步时序逻辑电路，并给出其与异步时序逻辑电路的区别。

答案：同步时序逻辑电路是指电路中所有触发器的时钟信号都是同步的，即所有触发器在相同的时钟脉冲下更新状态。

与异步时序逻辑电路相比，同步时序逻辑电路具有更少的时钟偏斜，设计更简单，但可能存在竞争冒险问题。

2. 解释什么是冒险和竞争冒险，并说明它们的区别。

答案：冒险是指在逻辑电路中，由于电路的延迟，输出在稳定状态之间短暂地出现不确定状态的现象。

竞争冒险是指由于电路中存在多条路径到达某个逻辑门，不同路径的延迟时间不同，导致输出在稳定状态之间出现不确定状态的现象。

第1页，共8页第2页，共8页院系： 专业班级： 学号： 姓名： 座位号：20 -20 学年第 学期期末考试试卷《数字逻辑电路》（A ）卷一、选择题（每小题2分，共20分）1、下列数中最大的数是 【D 】 A 、（3C ）16 B 、（57）8C 、（70）10D 、（1110010）22、8个输入端的编码器按二进制数编码时，输出端的个数是 【B 】 A 、2个 B 、3个C 、4个D 、8个3、逻辑电路中的晶体管一般工作在【B 】A 、放大区B 、饱和区或截至区C 、截至区D 、饱和区4、同步时序电路和异步时序电路比较，其差异在于后者 【B 】 A 、没有触发器； B 、没有统一的时钟脉冲控制； C 、没有稳定状态； D 、输出只与内部状态有关；5、n 个变量的逻辑函数全部最大项的个数有 【C 】 A 、n B 、2n C 、2nD 、2n -16、555定时器的结构如图1.1所示，如果芯片的5脚悬空；RD =V CC =5V ，6脚输入4V 电压，2脚输入2V 电压，下列关于555电路说法正确的是 【 A 】U CC U CO U 6(TH)(TR)U oR D U 2放电端图1.1（题1.6图）A 、U O 输出低电平，放电开关V 1导通；B 、U O 输出高电平，放电开关V 1截止；C 、U O 输出低电平，放电开关V 1截止；D 、U O 输出高电平，放电开关V 1导通； 7、图1.2所示用74LS161（同步16进制计数器，Cr 异步清零端、LD 同步置数端、OC 进位输出端，P 、T 计数允许端）构成的计数器正确的说法是 【D 】A 、同步置数法组成的9进制计数器；B 、异步置数法组成的8进制计数器；C 、同步置数法组成的10进制计数器；D 、异步复位法组成的9进制计数器； 图1.2（ 题1.7图） 8、要使由与非门组成的基本RS 触发器保持原状态不变，D S 、D R 端输入的信号应取 【A 】 A 、1==D D S RB 、10==D D S R 、C 、01==D DS R 、 D 、0==D D S R9、为获得输出频率非常稳定的脉冲信号，应采用 【C 】A 、对称多谐振荡器B 、555定时器组成的对称多谐振荡器第3页，共8页第4页，共8页装订线内不许答题 C 、石英晶体振荡器 D 、单稳态触发器 10、下列关于TTL 与非门闲置输入端的处理不正确的是 【D 】 A 、直接接电源电压VccB 、与有用输入端并联使用C 、外界干扰小时，可以剪断或悬空D 、直接接地1、二进制数-110011的补码是 1001101 。

数电期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入都为高电平B. 至少一个输入为高电平C. 所有输入都为低电平D. 至少一个输入为低电平答案：A2. 下列哪个不是数字电路的特点？A. 抗干扰能力强B. 运算速度快C. 体积小D. 功耗大答案：D3. 在数字电路中，一个触发器的输出状态由以下哪个因素决定？A. 当前输入B. 过去的输入C. 外部控制信号D. 以上都是答案：D4. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时间延迟C. 没有反馈回路D. 输出状态随输入状态变化而变化答案：B5. 一个D触发器的输出Q与输入D的关系是：A. Q始终等于DB. Q始终等于D的反相C. Q在时钟上升沿等于DD. Q在时钟下降沿等于D答案：C6. 在数字电路中，一个计数器的输出在每个时钟脉冲后：A. 增加1B. 减少1C. 保持不变D. 随机变化答案：A7. 一个7段显示器可以显示多少个不同的数字？A. 7B. 10C. 16D. 64答案：B8. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D9. 在数字电路中，一个寄存器的主要用途是：A. 存储数据B. 放大信号C. 产生时钟信号D. 进行算术运算答案：A10. 以下哪种类型的存储器是易失性的？A. ROMB. RAMC. EPROMD. EEPROM答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“或”运算的输出为低电平的条件是_______。

答案：所有输入都为低电平2. 一个完整的数字系统通常包括_______和_______两个部分。

答案：输入/输出系统、中央处理单元3. 在数字电路中，一个D触发器的输出Q在时钟信号的_______沿更新。

答案：上升4. 一个4位的二进制计数器能够表示的最大数值是_______。

t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。

A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。

B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。

8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。

A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。

A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。

数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。

A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。

A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。

A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。

A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。

A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。

A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。

A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。

答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。

答案：复制3. 一个4位二进制计数器的计数范围是从________到________。

答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。

答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。

答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。

数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号 毛题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。

DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。

A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。

A．计数器B．译码器C．加法器D．多路选择器装数字逻辑电路3卷答案第2 页共8 页数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。

东北师范大学22春“公共课”《数字电路与数字逻辑》期末考试高频考点版（带答案）一.综合考核(共50题)1.如逻辑变量A、B、C及其推理关系f，用逻辑代数表示出来为：逻辑函数F关于逻辑变量A、B、C的推理关系f的表达式记为()。

A.F=f(A，B，C)B.f=F(A，B，C)C.f=f(A，B，C)参考答案：A2.寄存器按照功能不同，可分为以下哪两类?()A.计数器B.基本寄存器C.移位寄存器D.数码寄存器参考答案：BC3.当温度升高时，二极管的反向饱和电流将()。

A.增大B.不变C.减小D.改变参考答案：AD4.一位8421BCD码计数器至少需要()个触发器。

A.3B.4C.5D.105.PLD编程连接点有哪几种形式?()A.固定连接B.不固定连接C.编程连接D.不连接参考答案：ACD6.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

()A.错误B.正确参考答案：B7.RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。

()A.错误B.正确参考答案：A8.逻辑函数的表示方法中具有唯一性的是真值表，表达式。

()A.错误B.正确参考答案：B9.ADC0801～0805芯片具有三态输出锁存器，可以直接驱动数据总线，因此可与微处理器进行接口并且非常简单。

()A.错误参考答案：B10.将十进制数的整数化为N进制整数的方法是乘N取余法。

()A.错误B.正确参考答案：A11.环形计数器如果不作自启动修改，则总有孤立状态存在。

()A.错误B.正确参考答案：B12.编码与译码是互逆的过程。

()A.错误B.正确参考答案：B13.单稳态触发器具有()功能。

A.定时B.延时C.整形D.译码参考答案：ABC14.一般门电路的为1-5，最多不超过()。

A.6D.9参考答案：C15.555定时器电路是一种()。

A.单极型中规模集成电路B.双极型中规模集成电路C.单极型大规模集成电路D.双极型大规模集成电路参考答案：B16.PLSI器件的实现功能的核心部分是()。