基于VHDL的简易音乐播放器

用VHDL实现乐曲播放与音乐键盘功能附有VHDL程序摘要本设计目的是用VHDL实现乐曲播放与音乐键盘两用的系统。

该系统有两种工作模式：一个是作为音乐按键使用；一个是播放乐曲。

作为音乐键盘，首先系统要能播放每个音符的声音，我们知道声音的高低由声音的频率来决定，实现每个音符不同的发音频率值，主要是通过一个可预置数的分频器，将时钟信号进行分频，分频后得到不同的发音频率。

音乐播放是该系统的附加功能。

作为音乐键盘，系统已经实现每个音符不同的发音频率值，要使系统能够实现演奏音乐的功能还需要确定每个音符的发声持续时间，通过将时钟信号适当分频，即每个节拍的持续时间，还需要按顺序存储乐曲的每个音符，每个节拍向蜂鸣器输出一个音符的声音。

正文2.1. 系统设计设计要求：本设计目的是用VHDL实现乐曲播放与音乐键盘两用的系统。

该系统有两种工作模式：一个是作为音乐键盘使用；一个是播放乐曲。

设计方案：本设计由三个模块构成：（1）模块NOTETABS模块NOTETABS有两种工作模式。

其中设置了全部音符对应的分频预置数，当系统作为音乐键盘时当有键盘按下时，模块TONETABA向当Tone输出一个与键盘对应的分频预置数；当系统作为音乐播放使用时模块，该模块是置了一个8位二进制计数器，这个计数器的计数频率为4HZ，即每一个计数值的停留时间为0.25秒，恰为当全音符设为1秒时，四四拍的4分音符持续时间，每个音符的停留时间由音乐节拍和音调发生器模块NOTETABS的clk的出入频率决定。

这个分频预置数的输出由对应于TONETABA中的Index[3..0]确定。

输向TONETABA中Index[3..0]的值ToneIndex[3..0]的输出值与持续时间由模块NOTETABS决定。

（2）模块TONETABA模块TONETABA是乐曲简谱码对应的分频预置数查表电路，模块TONETABA接收模块NOTETABS发出的所要发生的音符的信息，然后查表，找出该音符所对应的分频预置数，并通过Tone端口向模块SREAKERA输出该预置数。

EDA技术实用教程课程设计简易音乐播放器电子12-11206040124简易音乐播放器设计1.MIDI概述MIDI(Musical Instrument Digital Interface)乐器数字接口，是20 世纪80 年代初为解决电声乐器之间的通信问题而提出的。

MIDI是编曲界最广泛的音乐标准格式，可称为“计算机能理解的乐谱”。

它用音符的数字控制信号来记录音乐.一首完整的MIDI音乐只有几十KB大,而能包含数十条音乐轨道。

MIDI应用也比较广泛，电视晚会的音乐编导可以用MIDI功能辅助音乐创作,或按MIDI标准生成音乐数据传播媒介，或直接进行乐曲演奏.如果在计算机上装备了高级的MIDI软件库，可将音乐的创作、乐谱的打印、节目编排、音乐的调整、音响的幅度、节奏的速度、各声部之间的协调、混响由MIDI来控制完成.利用MIDI技术将电子合成器、电子节奏机（电子鼓机）和其他电子音源与序列器连接在一起即可演奏模拟出气势雄伟、音色变化万千的音响效果，又可将演奏中的多种按键数据存储起来，极大的改善了音乐演奏的能力和条件。

2.工作原理MIDI 音乐是Windows下的一种合成音乐，由于它通过记谱的方式来记录一段音乐.因此与wave音乐相比，它可以极大的减少存储容量。

MIDI 音乐的基本原理为：组成乐曲的每一个音符的频率值（音调）及其持续的时间（音长)是乐曲能连续演奏的两个基本数据，因此只要控制输出到扬声器的激励信号频率的高低和每一个频率信号持续时间，就可以使扬声器发生连续的乐曲。

图1 是歌曲《生日快乐歌》开头一句的简谱。

由图1 可知，该乐典涉及:中音5，6 ,7 ；高音1,2，3，4,5 .以此为例下面介绍在本音乐发生器芯片中音乐的形成过程。

前两个音符为中音5 ,1/16 音符,它对应的编码为1000 ,所占的脉冲个数为2 ，这样逐个将以上的简谱翻译成代码如下：｜1000 1000 1001 1001 1000 1000 |1011 1011 1010 1010 1010 1010｜|1000 1000 1001 1001 1000 1000 |1100 1100 1011 1011 1011 1011||1000 1000 1111 1111 1101 1101 |1011 1011 1010 1010 1001 1001||1110 1110 1101 1101 1011 1011 ｜1100 1100 1011 1011 1011 1011｜图1 《生日快乐歌》歌谱在节奏时钟脉冲的控制下，将每个代码所对应的分频系数逐一赋给基频，得到对应的音调，这样连续起来就形成一段美妙的音乐。

实验课题：简易乐曲播放器学院：班级：姓名：学号：班内序号：一、设计课题要求 (2)二、设计思路和总体框图 (2)三、分块电路设计 (4)四、仿真波形 (6)五、源程序 (7)六、功能说明 (20)七、所用元器件情况 (20)八、故障及问题分析 (21)九、总结和结论 (22)十、参考文献 (22)一设计课题的任务要求设计制作一个简易乐曲播放器:1. 播放器内预存3 首乐曲；2. 播放模式：顺序播放、随机播放，并用数码管或LED 显示当前播放模式；顺序播放：按内部给定的顺序依次播放3 首乐曲；随机播放：随机产生一个顺序播放3 首乐曲；3. 用数码管显示当前播放乐曲的顺序号；4. 设置开始/暂停键，乐曲播放过程中按该键则暂停播放，再按则继续播放；5. 设置Next 和Previous 键，按Next 键可以听下一首，按Previous 键回到本首开始；6. 选做：用户可以自行设定播放顺序，设置完成后，播放器按该顺序依次播放乐曲；7. 选做：自拟其它功能。

二设计思路和总体框图设计思路：组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素。

乐曲的12平均律规定：每2个八度音之间的频率相差1倍。

在2个八度音之间，又可分为12个半音，每两个半音的频率比为2开12次方。

另外，音符A （简谱中的低音6）的频率为440Hz，音符B到C之间、E到F之间为半音，其余为全音。

由此可以计算出简谱中从低音1至高音1之间每个音符的频率，如下表所示。

产生各音符所需的频率可用分频器实现。

本次实验使用的是MAXⅡ实验板，时钟频率为50MHz，计算出各个音符对应的分频系数，进行50%占空比的分频，即可得到各音符对应的频率。

对于节拍，如果将一拍的长度定为1秒，则1/4拍的时间为1/4秒，为其提供一个4Hz的时钟频率即可产生出1/4拍的效果了。

若需要半拍，只需将该音符记录两次就可以了。

产生节拍时钟也用分频器实现，本次实验中时钟频率为5Hz。

洛阳理工学院课程设计报告课程名称 EDA技术与VHDL设计题目音乐播放器的设计与仿真专业通信工程班级 B1105学号 B1105姓名完成日期 2014年12月22日前言随着科学技术的进步，电子器件和电子系统设计方法日新月异，电子设计自动化（Electronics Design Automation，EDA）技术正是适应了现代电子产品设计的要求，吸收了多学科最新成果而形成的一门新技术。

现如今掌握EDA技术是电子信息类专业的学生、工程技术人员所必备的基本能力和技能。

传统电子电路的设计，首先要对系统进行分析，然后按功能对系统进行划分，接下来就要选择特定芯片，焊接成PCB电路板，最后对成品PCB电路板进行调试。

这样的设计没有灵活性可言，搭成的系统需要的芯片种类多且数目大，而且对于电路图的设计和电路板的设计都需要很大的工作量，工作难度也很高。

随着可编程器件和EDA技术的发展，传统设计的劣势被克服，采用可编程逻辑器件基于芯片的设计方法，期间的内部逻辑和引脚可以由设计者自行决定，提高了设计的灵活性和工作效率；同时，将系统集成在一个芯片上的设计，使系统具有体积小、功耗低、可靠性高等特点。

EDA技术即电子设计自动化技术，它是以可编程逻辑器件(PLD)为载体，以硬件描述语言(HDL)为主要的描述方式，以EDA软件为主要的开发软件的电子设计过程。

它主要采用“自顶向下”的设计方法，设计流程主要包括：设计输入、综合、仿真、适配、下载。

EDA技术主要有以下特征：（1）高层综合的理论和方法取得进展，从而将EDA设计层次由RT级提高到了系统级，并推出了系统级综合优化工具，缩短了复杂ASIC的设计周期。

（2）采用硬件描述语言来描述10万门以上的设计，并形成了VHDL和Verilog-HDL两种标准硬件描述语言。

（3）采用平面规划技术对逻辑综合和物理版图设计联合管理，做到在逻辑设计综合早期阶段就考虑到物理设计信息的影响。

（4）可测性综合设计。

数字电路与逻辑设计综合设计实验报告实验名称：简易音乐播放器姓名：班级：班班内序号：27一、设计任务要求设计制作一个简易乐曲播放器。

1)播放器内预存3首乐曲；2)播放模式：顺序播放、随机播放，并用数码管或LED显示当前播放模式；3)顺序播放：按内部给定的顺序依次播放3首乐曲；4)随机播放：随机产生一个顺序播放3首乐曲；5)用数码管显示当前播放乐曲的顺序号；6)设置开始/暂停键，乐曲播放过程中按该键则暂停播放，再按则继续播放；7)设置Next和Previous键，按Next键可以听下一首，按Previous键回到本首开始；8)选做：用户可以自行设定播放顺序，设置完成后，播放器按该顺序依次播放乐曲；9)选做：自拟其它功能。

二、系统设计1）设计思路首先音乐有音高和节拍两个因素。

音高可以通过对时钟信号不同的分频得到不同频率的信号进而发出不同的音，节拍可以定义一个音符计数器，计数器的每一个值对应一个音高。

对播放的控制包括播放/暂停、复位、上一首、下一首、本首重放、顺序播放/随机播放，用一个状态机，共播放和暂停两个状态，另外歌曲的切换以和暂停都是利用音符计数器赋不同的值或保持不变来实现。

音高的显示是通过不同的音符对应不同的点阵row和col的值来实现的。

歌曲号是通过音符计数器的值来得出并送到数码管显示的。

播放、暂停、顺序、随机这些的显示是通过对状态和模式变量的判别进而送到LED显示的。

2）总体框图50M3）分块设计共分为9个模块。

Div1,div2,div3都是用来分频的，分别是将50mhz变为1mhz,将1mhz变为4hz,将1mhz变为2hz。

Rand模块用来产生随机数，用于随机播放模式。

Keycontrol是核心模块，用来实现顺序播放、随机播放、播放/暂停、上一首、下一首、本首重放、复位、显示顺序或随机播放状态、显示播放/暂停态。

Melody模块是将音符计数器的每一个值与一个音高相对应，即记录曲谱。

Index模块是用melody模块传来的音高信号通过查表得到它所对应的音高的分频数，然后将这个分频数送给speaker模块，以发出不同的音,另外对应不同的音它还对点阵进行不同的输出，进而显示出音高。

数字电路与逻辑设计实验报告简易乐曲播放器一、设计课题的任务要求基本任务：设计制作一个简易乐曲播放器。

1. 播放器内预存3 首乐曲；2. 播放模式：顺序播放、随机播放，并用数码管或LED 显示当前播放模式；顺序播放：按内部给定的顺序依次播放3 首乐曲；随机播放：随机产生一个顺序播放3 首乐曲；3. 用数码管显示当前播放乐曲的顺序号；4. 设置开始/暂停键，乐曲播放过程中按该键则暂停播放，再按则继续播放；5. 设置Next 和Previous 键，按Next 键可以听下一首，按Previous 键回到本首开始；提高要求：1．用户可以自行设定播放顺序，设置完成后，播放器按该顺序依次播放乐曲；2．自拟其它功能。

二、系统设计（设计思路、总体框图、分块设计）设计思路：由于一般乐曲最短音符为四分音符，则总体设计思路为每次播放一个四分音符，持续时间1/4秒（分频），并依次循环播放每个四分音符，每个四分音符对应音调利用1M分频器分频产生，播放功能则利用蜂鸣器播放当前音调对应频率值即可。

主题设计完成后，加入各控制功能，显示功能。

总体框图：结构框图：方框图：ASM图：暂停暂停MDS图：分块设计：1.分频模块（1）音调：在声乐中，每个音调对应一个频率，而本次实验即应用1M的时钟分频为各个音调所对应的频率，由于每次输出仅有一个频率，则可以在某个四分音符播放时选择分频为哪个音调对应的频率。

由于宏单元使用不够，改为先将1M时钟4分频，再利用4分频后的时钟分为各个音调对应的频率以减小计数器最大计数值。

（2）音长：由于一般乐曲中最短音长为四分音符，并设定全音符音长为1s，四分音符音长为4s，利用每次播放一个四分音符的思路依次播放每个音符（全音符播放4次，半分音符2次）直至有其他控制。

即需对1MHz分频为4Hz。

2.控制模块（1）模式控制A．顺序模式：依次播放每个四分音符，播完3首歌曲后循环B．随机模式：利用异或产生随机数并在播完歌曲后（或按下一首）利用所产生的随机数播放另两首歌曲中的一首C．用户自定义模式：a.顺序播放：依次按1、2、3的顺序播放歌曲并循环b.倒序播放：依次按3、2、1的顺序播放歌曲并循环（2）按键控制A．暂停：在任意播放时刻按下即暂停播放，并记下断点处，蜂鸣器消声，所有彩灯数码管熄灭，一切功能键失效，释放时即从断点处恢复B．下一首：在任意播放时刻按下即按当前模式播放下一首歌曲C．本首重放：在任意播放时刻按下即从播放当前播放乐曲的第一个四分音符处开始播放D．上一首：在任意播放时刻按下即按当前模式播放上一首歌曲3.显示模块（1）彩灯播放某个四个分音符时，根据当前播放音调按七个简谱显示在七个彩灯上（2）数码管第一个数码管显示播放模式：顺序显示0，随机显示8，用户自定义正序显示1，用户自定义倒序显示2第二个数码管显示当前播放曲目序号需要控制两个数码管显示时的时钟分配问题（利用视觉暂留控制1M时钟二分频依次点亮两个数码管）（3）蜂鸣器依次播放所需播放的四分音符三、仿真波形及波形分析本实验仿真着实不易。

1 引言VHDL是一种硬件描述语言，它可以对电子电路和系统的行为进行描述，基于这种描述，结合相关的软件工具，可以得到所期望的实际电路与系统。

使用VHDL语言描述的电路，可以进行综合和仿真。

然而，值得注意的是，尽管所有VHDL代码都是可仿真的，但并不是所有代码都能综合。

VHDL被广泛使用的基本原因在于它是一种标准语言，是与工具和工艺无关的，从而可以方便地进行移植和重用。

VHDL两个最直接的应用领域是可编程逻辑器件(PLD)和专用集成电路(ASIC)，其中可编程逻辑器件包括复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)。

关于VHDL最后要说明的是：与常规的顺序执行的计算机程序不同，VHDL 从根本上讲是并发执行的。

在VHDL中，只有在进程(PROCESS)、函数(FUNCTION)和过程(PROCEDURE)内部的语句才是顺序执行的。

本课程设计主要是基于VHDL文本输入法设计乐曲演奏电路，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，通过按键输入来控制音响或者自动演奏已存入的歌曲。

系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲（当然由于条件限制，暂不进行功能验证，只进行编程和时序仿真）。

该设计最重要的一点就是通过按键控制不同的音调发生，每一个音调对应不同的频率，从而输出对应频率的声音。

我们知道，与利用单片机来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的EDA工具与硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。

2 整体功能介绍2.1准备知识在本次设计中采用了铃声《北京欢迎你》作为要播放的乐曲，它的旋律如下：3 5 3 2 3 2 3 3 2 6 1 3 2 22 1 6 1 23 5 2 3 6 5 6 2 1 12 1 6 1 23 5 2 3 6 5 5 3 －2 3 2 1 5 6 2 5 3 3 2 3 （加粗表示低音，其他为中音）根据声乐知识，组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的两个基本要素，获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现所希望乐曲的演奏效果是本实验的关键。

实验报告学生姓名： 学 号： 专业班级： 通信081实验类型：□ 验证 □ 综合 □ 设计 □ 创新 实验日期：2010.11.26 实验成绩：实验六 音乐播放器设计一、实验目的（1） 进一步掌握QuartusII 的使用全过程；（2） 学习多层次的设计方法，掌握基本的VHDL 语言的设计方法； （3） 进一步熟悉和掌握VHDL 语言。

二、实验内容与要求使用层次化设计方法，实现乐曲播放器的设计。

产生各个音符所需的频率可用一分频器实现，由于各音符对应的频率多为非整数，而分频系数又不能为小数，故必须将计数得到的分频数四舍五入取整。

本音乐播放器选取6MHz 的基准频率。

三、实验器材PC 机，Quartu e ⅱ软件，实验箱 四、设计思路\原理通过产生不同频率的输出脉冲及持续时间产生各个音符的声音。

由于各个音符频率的产生都是通过基准频率为6M 的脉冲产生的，所以只需得到各个音符对应的分频系数即可得到音符对应的频率从而产生音乐。

Clk4分频系数输出 speakout五、实验程序（程序来源：独立编写） LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY yyq ISPORT(clk4,clk6M:IN STD_LOGIC; --节拍脉冲和基准脉冲输入 button,res:IN STD_LOGIC; --乐曲切换和复位键 SEG:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --音符显示输出g,z,d:OUT STD_LOGIC; --高、中、低音显示 speakout:BUFFER STD_LOGIC); --蜂鸣器输出端音频代码得到分频系数通过6M 基准频率分频蜂鸣器发声END ENTITY yyq ;ARCHITECTURE one OF yyq ISSIGNAL addr1,addr2:INTEGER RANGE 0 TO 255;SIGNAL num:STD_LOGIC_VECTOR(1 DOWNTO 0);SIGNAl fenpin,count:INTEGER RANGE 0 TO 9110;SIGNAL yf1,yf2,yf:STD_LOGIC_VECTOR(4 DOWNTO 0);SIGNAL yinfu:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL tout:STD_LOgIC;BEGINp1:PROCESS(button,num) --乐曲切换，num=“00”放第一首，num=“01”时放第二首BEGINif (button'event and button='1') thenif num<"01" then num<=num+1 ;else num<="00";end if;end if;END PROCESS p1;p2:PROCESS(addr1,addr2,clk4,yf1,yf2,res,num)BEGINIF(res='1') THEN addr2<=0;addr1<=0;ELSIF(clk4'EVENT AND clk4='1') THENIF num = "00" then -- 第一首乐曲的音符播放控制yf<=yf1;IF(addr1<138)THEN addr1<=addr1+1;ELSE addr1<=0;END IF;CASE addr1 IS --第一首歌的乐谱，为节省篇幅这里只写出部分音符WHEN 0=>yf1<="00011";WHEN 1 => yf1<="00011";WHEN 2 => yf1<="00011";WHEN 3 => yf1<="00011";WHEN 4 => yf1<="00101";WHEN 138 => yf1<="00110";………………………………………………………………WHEN OTHERS =>yf1<="00000";END CASE;elsIF num="01" then -- 第二首乐曲的音符播放控制yf<=yf2;IF(addr2<33) THEN addr2<=addr2+1;ELSE addr2<=0;END IF;CASE addr2 IS --第二首歌的乐谱，为节省篇幅这里只写出部分音符WHEN 0=> yf2<="00011";WHEN 1=> yf2<="00111";WHEN 2 => yf2<="00111";WHEN 3=>yf2<="00011";WHEN 4=>yf2<="00011";WHEN 5 => yf2<="00011";……………………………………………………………………………………WHEN OTHERS =>yf2<="00000";END CASE;end IF;end if;END PROCESS p2;p3:PROCESS(clk6M) --通过6M基准频率分频得到各个音符频率BEGINIF(clk6M'EVENT AND clk6M='1') THENIF(count<fenpin) THEN count<=count+1;tout<='0';ELSE count<=0;tout<='1';END IF;END IF;END PROCESS p3;p4:PROCESS(tout) --音频输出给蜂鸣器端口控制BEGINIF(tout'EVENT AND tout='1') THEN speakout<=NOT speakout;END IF;END PROCESS p4;p5:PROCESS(yf) --通过各个音符得到对应的分频系数，BEGIN --d，z，g分别为低、中、高音显示CASE yf ISWHEN "00011" =>fenpin<=9101;d<='1';z<='0';g<='0';WHEN "00101" =>fenpin<=7653;d<='1';z<='0';g<='0';WHEN "00110" =>fenpin<=6818;d<='1';z<='0';g<='0';WHEN "00111" =>fenpin<=6074;d<='1';z<='0';g<='0';WHEN "01001" =>fenpin<=5733;d<='0';z<='1';g<='0';WHEN "01010" =>fenpin<=5107;d<='0';z<='1';g<='0';WHEN "01011" =>fenpin<=4549;d<='0';z<='1';g<='0';WHEN "01101" =>fenpin<=3827;d<='0';z<='1';g<='0';WHEN "01110" =>fenpin<=3409;d<='0';z<='1';g<='0';WHEN "10001" =>fenpin<=2867;d<='0';z<='0';g<='1';WHEN OTHERS =>fenpin<=0;d<='0';z<='0';g<='0';END CASE;END PROCESS p5;yinfu<='0'&yf(2)&yf(1)&yf(0); SEG<=yinfu; --显示音符输出END one;六、实验步骤（1）、为工程新建一个文件夹（2）、启动quartus II - >new ->new quartus project ->next,选择刚新建的文件夹为工程储位置，工程名命为yyq选next，设置family中对应EP1K100Q208-3芯片并保存。

基于FPGA/CPLD的脉冲信号型乐曲播放器的设计摘要用纯硬件来完成乐曲演奏电路的逻辑非常复杂，仅凭传统的数字逻辑技术，即使最简单的电路也难以实现。

但是借助于功能强大的EDA工具和硬件描述语言，就可以轻松的实现设计。

本设计利用可编程逻辑器件设计一个控制器让不同频率的脉冲信号有序的输出并驱动扬声器发声，最终完成一首乐曲的演奏。

设计以《世上只有妈妈好》为例，分析了硬件电路发声的基本原理，探讨了可以实现设计的方案，利用VHDL语言在QuartusⅡ上编程设计了节拍发生器、分频器、顺序控制、音高控制等模块的功能。

最后，运用原理图编辑器调出已经设计好的各个模块，根据设计的要求进行连线、加输入输出脚，得到了总体设计的仿真实体。

并对总体设计进行了功能仿真和下载。

本设计完成了乐曲《世上只有妈妈好》的32个音符64个节拍的播放，每个节拍0.5秒，整曲播放时长为32秒。

基于FPGA，利用Quartus Ⅱ和VHDL语言完成的脉冲型乐曲播放器，其特点是设计简单、灵活、设计周期短；缺陷是实现播放的乐曲种类单一，播放时间长度较短，若想要实现较长的乐曲播放，则需要很长的源程序。

关键词：FPGA，EDA，VHDL，QuartusⅡ，乐曲播放器The design of the pulse-type music player based on FPGA / CPLDAbstractIt is very complex to complete the music playing logic circuit using pure hardware. Only depend on the traditional digital logic technology, it is difficult to achieve even the simple circuit. However, it is very ease to achieve by using the EDA tools and hardware description language. The design finished a controller that output a series of orderly pulse signal with different frequencies and driven speaker with, by using the programmable logic device ,and finally complete the concert of a music.The music <shi shang zhi you ma ma hao> was used as an example. The basic principal of the hardware circuit sing was analyzed. How could achieve the player’s faction was also discussed. Following functional module was designed in Quartus II by using VHDL language: pulse generator, frequencies divider, sequence control, pitch control and so on. Finally, simulate entity was build in the Block Editor of the Quartus II , using all of the module which has been designed and according to the design’s requirements to connect, and plus input and output pin. Following these, the player’s entity was simulated and downloaded. The <shi shang zhi you ma ma hao>’s note 32 of the 64 players beat was completed in this design. One beat was sat as 0.5 seconds long, and the whole song was played within 32 seconds。

基于VHDL的音乐播放器的设计目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC 设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

本设计是一种采用FPGA芯片进行音乐播放，主要由分频器、乐谱存储模块和音乐选择模块组成，利用FPGA的可编程性，简洁又多变的设计方法，缩短了研发周期。

主要采用了FPGA芯片，使用VHDL语言进行编程，使其具有了更强的移植性，更加利于产品的升级。

一、设计任务与要求（1）能够播放音乐并进行切换选择用VHDL语言设计乐音的节拍与音符产生电路；用VHDL语言设计可控分频器电路；用存储模块ROM来存放乐曲，最后能够采用FPGA芯片进行音乐播放，并通过手动拨换开关来切换不同音乐。

（2）能够显示播音音乐的次序用VHDL语言进行译码转换，最后在实验板上用数码管显示数字，以此来确定正在播放音乐的顺序，即当播放第一首音乐时，数码管显示数字1，依次类推。

二、设计原理产生音乐的两个因素是音乐频率和音乐的持续时间，以纯硬件完成演奏电路比利用微处理器（CPU）来实现乐曲演奏要复杂的多，如果不借助于功能强大的EDA工具和硬件描述语言，凭借传统的数字逻辑技术，即使最简单的演奏电路也难以实现。

根据设计要求，乐曲硬件演奏电路系统主要由数控分频器和乐曲存储模块组成。

数控分频器对FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。

基于FPGA的MP3音乐播放器设计——预置乐曲播放器设计摘要：本次课程设计的主题是‘基于FPGA的MP3播放器’，这是一个发展空间很大的课题，研究者可以根据自己的能力水平和兴趣爱好自由发展。

我们组实现的功能是‘预置乐曲的播放’。

本次设计是在BASYS2实验开发板上实现，使用xinlinx13.1软件，利用VHDL硬件描述言语设计数控分频器电路，利用数控分频原理设计音乐硬件播放数字电路，将音乐数据存放在程序中，利用时钟驱动音符输出，通过集成运放调节音量，达到了乐曲播放的效果。

程序中存放的音符数据易修改，只要修改程序中所放的的音符数据，将其转换为其他乐曲的音符数据，就可以实现不同乐曲的播放。

关键字：FPGA；xilinx；VHDL；预置音符；音乐播放目录摘要............................................................................................................................- 0 -一、绪论....................................................................................................................- 2 -1.1研究背景......................................................................................................- 2 -1.2基本技术简介..............................................................................................- 2 -1.2.1可编程逻辑器件FPGA .....................................................................- 2 -1.2.2硬件描述语言VHDL.........................................................................- 3 -1.2.3开发软件xilinx .................................................................................- 3 -二、需求分析和研究思路........................................................................................- 4 -2.1需求分析......................................................................................................- 4 -2.2研究思路......................................................................................................- 4 -三、系统设计............................................................................................................- 4 -3.1系统原理......................................................................................................- 4 -3.1.1音调控制...........................................................................................- 5 -3.1.2音长控制...........................................................................................- 6 -3.1.3乐谱发生器.....................................................................................- 6 -3.1.4音量控制...........................................................................................- 6 -3.2系统结构......................................................................................................- 7 -3.2.1各功能模块概述...............................................................................- 7 -3.2.2系统整体原理框图...........................................................................- 8 -四、详细的程序实现和仿真分析............................................................................- 8 -4.1时钟分频模块..............................................................................................- 8 -4.2乐谱码发生模块..........................................................................................- 9 -4.3乐谱码查表模块........................................................................................- 10 -4.4数控分频模块............................................................................................- 10 -4.5音量放大模块............................................................................................- 11 -4.6顶层模块....................................................................................................- 11 -五、结论..................................................................................................................- 11 -六、个人感想..........................................................................................................- 12 -一、绪论1.1研究背景在电子技术的飞速发展的今天，电子产品的种类越来越多，功能越来越强大，体积越来越小，功耗越来越低。

1 概述随着EDA 技术的进展，基于可编程ASIC 的数字电子系统设计的完整方案越来越受到人们的重视，并且以EDA 技术为核心的能在可编程ASIC 上进行系统芯片集成的新设计方法，也正在快速地取代基于P CB板的传统设计方式。

与利用微处理器(CPU 或MCU)来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的EDA 工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。

如何使用EDA工具设计电子系统是人们普遍关心的问题，本设计在美国ALTERA公司MA X + plusⅡ的EDA 软件平台上，使用层次化设计方法，实现了乐曲发生器的设计。

乐曲选取《梁祝》中化蝶部分，其简谱如图1所示。

2 音符与频率的关系我们知道，组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素，首先让我们来了解音符与频率的关系。

乐曲的12平均率规定：每2 个八度音(如简谱中的中音1 与高音1)之间的频率相差1 倍。

在2 个八度音之间，又可分为12个半音，每2个半音的频率比为12√2。

另外，音符A(简谱中的低音6)的频率为4 40Hz，音符B 到C之间、E 到F之间为半音，其余为全音。

由此可以计算出简谱中从低音l 至高音1 之间每个音符的频率，如表 1 所示。

产生各音符所需的频率可用一分频器实现，由于各音符对应的频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。

若分频器时钟频率过低，则由于分频系数过小，四舍五入取整后的误差较大；若时钟频率过高，虽然误差变小，但会增加分频器的分频级数。

实际的设计应综合考虑两方面的因素，在尽量减小频率误差的前提下取合适的时钟频率。

本文设计的乐曲发生器选取6MHz 的基准频率。

若无6MHz 的时钟频率，则可以先分频得到6MHz 或换一个新的基准频率。

实际上，只要各个音符间的相对频率关系不变，演奏出的乐曲听起来都不会"走调"。

摘要摘要在EDA开发工具Quartus II 6.0平台上，采用VHDL语言层次化和模块化的设计方法，通过音符编码的设计思想，预先定制乐曲，实现动态显示乐曲演奏电路的设计，并在此基础上，基于同一原理，使此电路同时具备了简易电子琴的功能，使基于CPLD/FPGA芯片的乐曲播放数字电路得到了更好的优化，提高了设计的灵活性和可扩展性。

关键字：EDA；Quartus II；VHDL；CPLD/FPGA；乐曲演奏电路；简易电子琴ABSTRACTABSTRACTBased on the QuartusII-the EDA development tool, this design has adopted the method of classification and modularization of VHDL level. Through the concept of note coding, the design of dynamic music-displaying circuit is realized after the musical composition has been made in advance. On the basis of the above and the same principle, this electric circuit has the same function of a simple electronic organ. The design of CPLD/FPGA chip-based music-displaying digital circuit is greatly improved, and the flexibility and expansibility of the design are improved as well.Key Words: EDA；Quartus II；VHDL；CPLD/FPGA；music-displaying circuit；simple electronic organ目录第1章绪论 (1)1.1 研究背景 (1)1.2 电子设计自动化发展史 (2)1.2.1 EDA技术的涵义 (2)1.2.2 EDA技术的发展史 (2)1.3 EDA技术发展动态 (3)1.4 研究思路及主要工作 (4)第2章可编程技术简介 (5)2.1 可编程逻辑器件FPGA/CPLD (5)2.2 硬件描述语言VHDL (7)2.3 开发软件QUARTUS Ⅱ (9)第3章系统设计 (13)3.1 系统原理 (13)3.1.1 音调的控制 (14)3.1.2 音长的控制 (14)3.2系统结构 (15)3.3 各模块分析与设计 (16)3.3.1 定制《万水千山总是情》音符数据ROM (16)3.3.2 音符数据地址发生器模块NOTETABS (17)3.3.3 预置数查表电路电路模块TONETABA (17)3.3.4 发声频率产生模块SPEAKERA (17)3.3.5 简易电子琴功能模块ELECLOCK (18)第4章系统程序实现与仿真分析 (19)4.1 各部分程序实现 (19)4.1.1 在QUARTUSII 6.0下定制的LPM_ROM (19)4.1.2 乐曲硬件演奏电路顶层设计VHDL实现 (19)4.1.3 音符数据地址发生器模块NOTETABS程序与说明错误！未定义书签。