下载文档原格式
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
课程设计(论文)任务书电气学院电力系统专业12（1 ）班一、课程设计(论文)题目：十进制加法计算器设计二、课程设计(论文)工作自2015年1 月12 日起至2015 年1月16 日止。
三、课程设计(论文) 地点: 电气学院机房10-303四、课程设计(论文)容要求：1．课程设计的目的（1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用；（3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。
2．课程设计的容及任务课程设计容:利用单片机及一些外围电路设计一个简易的十进制加法计算器，硬件电路设计大概主要包括：键盘电路，显示电路以及复位电路和晶振电路。
软件方面的设计主要包括：LED显示程序设计、数值送显示缓存程序设计、读键子程序设计、运算程序的设计。
课程设计任务：设计一个键盘显示装置，键盘上除了定义0~9共10个数字键外，还要相应的功能健，其它键不定义无响应。
利用此系统可分别输入十进制被加数和加数，实现两个数相加并将结果以十进制形式显示出来。
3.课程设计说明书编写要求（1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。
（2）说明书容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。
应阐述整个设计容，要重点突出，图文并茂，文字通畅。
（3）报告容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，）调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4）学生签名：2015年1月16 日课程设计(论文)评审意见（1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（）（9）程序代码是否具有创新性；全部（）、部分（）、无（）（10）书写整洁、条理清楚、格式规；规（）、较规（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（）评阅人：年月日摘要随着社会科技的发展和进步，计算器因其功能强大而早已成为人们日常生活中必不可少的工具，最简单的计算器就能实现简单的加减乘除运算，这让人们免去了复杂的计算过程，大大提高了工作效率。
设计名称：设计一个一位十进制加减法器 设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码： 实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B 。
若n 位二进制原码为N 原，则与它相对应的补码为N 补=2n -N 原，补码与反码的关系式为N 补=N 反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
十进制加法器设计1课程设计的任务与要求 课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。
了解各种元器件的原理及其应用。
2、了解十进制加法器的工作原理。
3、掌握multisim 软件的操作并对设计进行仿真。
4、锻炼自己的动手能力和实际解决问题的能力。
5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。
课程设计的要求1、设计一个十进制并运行加法运算的电路。
2、0-9十个字符用于数据输入。
3、要求在数码显示管上显示结果。
2十进制加法器设计方案制定 加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
2第二步将置入的数运用加法电路进行加法运算。
第三步前面所得结果通过另外两个七段译码器显示。
即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。
运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
十进制加法器设计1课程设计的任务与要求 课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。
了解各种元器件的原理及其应用。
2、了解十进制加法器的工作原理。
3、掌握multisim 软件的操作并对设计进行仿真。
4、锻炼自己的动手能力和实际解决问题的能力。
5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。
课程设计的要求1、设计一个十进制并运行加法运算的电路。
2、0-9十个字符用于数据输入。
3、要求在数码显示管上显示结果。
2十进制加法器设计方案制定 加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
2第二步将置入的数运用加法电路进行加法运算。
第三步前面所得结果通过另外两个七段译码器显示。
即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。
运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
两位二进制十进制加法电路课设（原创实用版）目录1.引言2.二进制加法电路的原理3.实现二进制加法电路的步骤4.二进制加法电路的优点5.总结正文1.引言在计算机科学中，二进制加法电路是一种基本的电路，用于执行二进制数的加法运算。
这种电路在各种数字系统中都有广泛的应用，如计算机、数字信号处理器等。
在本文中，我们将介绍如何设计一个简单的二进制加法电路，并探讨其工作原理和优点。
2.二进制加法电路的原理二进制加法电路的原理非常简单。
它基于两个基本原则：第一，当两个二进制位相加时，如果相加结果等于 0 或 1，则输出相应的二进制位；第二，当两个二进制位相加时，如果相加结果为 2，则需要进位。
在电路中，这个进位信号会被传递到下一个位，以便在下一位的加法运算中考虑。
3.实现二进制加法电路的步骤实现二进制加法电路的步骤如下：(1) 首先，需要设计电路的输入和输出。
输入是两个二进制数，输出是它们的和以及一个进位信号。
(2) 其次，需要设计电路的中间部分，用于执行二进制加法运算。
这通常包括一个或多个逻辑门，如与门、或门和异或门。
(3) 最后，需要设计电路的输出部分，用于输出运算结果和进位信号。
4.二进制加法电路的优点二进制加法电路具有以下优点：(1) 简单易懂：二进制加法电路的原理非常简单，容易理解和实现。
(2) 高效：二进制加法电路可以快速执行加法运算，适用于高速数字系统。
(3) 可靠：由于电路中只涉及简单的逻辑运算，因此二进制加法电路的错误率很低，可以提供可靠的运算结果。
5.总结二进制加法电路是一种基本的数字电路，用于执行二进制数的加法运算。
它具有简单易懂、高效和可靠等优点，因此在数字系统中得到了广泛的应用。
十进制加法器设计1课程设计的任务与要求 课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。
了解各种元器件的原理及其应用。
2、了解十进制加法器的工作原理。
3、掌握multisim 软件的操作并对设计进行仿真。
4、锻炼自己的动手能力和实际解决问题的能力。
5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。
课程设计的要求1、设计一个十进制并运行加法运算的电路。
2、0-9十个字符用于数据输入。
3、要求在数码显示管上显示结果。
2十进制加法器设计方案制定 加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
2第二步将置入的数运用加法电路进行加法运算。
第三步前面所得结果通过另外两个七段译码器显示。
即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。
运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
洛阳理工学院十进制4位加法计数器系别：电气工程与自动化系姓名：李奇杰学号：B10041016十进制4位加法计数器设计设计要求：设计一个十进制4位加法计数器设计设计目的：1.掌握EDA设计流程2.熟练VHDL语法3.理解层次化设计的内在含义和实现设计原理通过数电知识了解到十进制异步加法器的逻辑电路图如下则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计设计内容JKJK触发器的VHDL文本描述实现：--JK触发器描述library ieee;use ieee.std_logic_1164.all; entity jk_ff isport(j,k,clk: in std_logic;q,qn:out std_logic);end jk_ff;architecture one of jk_ff is signal q_s: std_logic;beginprocess(j,k,clk)beginif clk'event and clk='0' thenif j='0' and k='0' thenq_s <= q_s;elsif j='0' and k='1' thenq_s <= '0';elsif j='1' and k='0' thenq_s <= '1';elsif j='1' and k='1' thenq_s <= not q_s;end if;end if;end process;q <= q_s;qn <= not q_s;end one;元件门级电路：与门VHDL文本描述实现：--与门描述library ieee;use ieee.std_logic_1164.all;entity yumen2 isport(a,b:in std_logic;co:out std_logic);end entity yumen2;architecture one of yumen2 isbeginco<= (a and b );end architecture one;门级电路：十进制异步加法器例化元件文本实现：library ieee; --JK触发器描述use ieee.std_logic_1164.all;entity jk_ff isport(j,k,clk: in std_logic;q,qn:out std_logic);end jk_ff;architecture one of jk_ff issignal q_s: std_logic;beginprocess(j,k,clk)beginif clk'event and clk='0' thenif j='0' and k='0' thenq_s <= q_s;elsif j='0' and k='1' thenq_s <= '0';elsif j='1' and k='0' thenq_s <= '1';elsif j='1' and k='1' thenq_s <= not q_s;end if;end if;end process;q <= q_s;qn <= not q_s;end one;--与门描述library ieee;use ieee.std_logic_1164.all;entity yumen2 isport(a,b:in std_logic;co:out std_logic);end entity yumen2;architecture one of yumen2 isbeginco<= (a and b );end architecture one;library ieee; --十进制加法计数器描述use ieee.std_logic_1164.all;entity count10 isport(cp: in std_logic;c:out std_logic;q:out std_logic_vector(3 downto 0));end entity count10;architecture count of count10 is--例化元件JK触发器component jk_ffport(j,k,clk: in std_logic;q,qn:out std_logic);end component;--例化元件与门component yumen2port(a,b:in std_logic;co:out std_logic);end component;signal d,e,f,g,h,i,v,l,z:std_logic;signal ou:std_logic_vector(3 downto 0);beginjk1:jk_ff port map(j=>'1',k=>'1',clk=>cp,q=>e);jk2:jk_ff port map(j=>f,k=>'1',clk=>e,q=>h);jk3:jk_ff port map(j=>'1',k=>'1',clk=>h,q=>i);jk4:jk_ff port map(j=>l,k=>'1',clk=>e,q=>z,qn=>f); ym1:yumen2 port map(a=>e,b=>z,co=>c);ym2:yumen2 port map(a=>h,b=>i,co=>l);q<=z&i&h&e; -- 信号输出end architecture count;门级电路：波形仿真：展开二进制显示:无符十进制显示：思考与改进：该设计中可以直接把使用与门的地方改用and语法代替。
