微原课设—8088最小系统

微机原理课程设计学院：机电工程学院专业：自动化班级：学号：姓名：目录一电路总体设计 (2)二电路各部分原理图设计 (4)2.1 8088最小方式系统 (4)2.2 存储器的设计 (6)2.3 8位AD变换接口电路 (8)2.4 8位DA变换接口驱动直流电机 (11)2.5 步进电机控制电路 (14)2.6 键盘和显示电路 (16)三最小系统PCB版图设计 (18)四总结 (18)概述本系统采用8088位处理器工作在最小方式系统下，采用8282、8286、8284构成了最小系统，形成总线逻辑。

采用2764和6264构成了16KB的ROM和16KB的RAM。

在此基础之上，分别实现了一系列接口逻辑，包括采用0809实现8位的温度采集接口，采用0832实现直流电机的控制，采用8255和8253实现步进电机的控制，并设计了键盘和显示逻辑。

最后，运用Protel 99SE的自动布线功能，完成了最小系统的PCB版图设计。

一电路总体设计一、课程设计的要求本系统完成的功能如下：（1）用8088构成最小系统（2）用0809组成8位温度AD变换接口电路（3）用0832组成8位DA变换接口电路驱动直流电机（4）用8255和8253组成步进电机控制电路（5）键盘与显示功能二、系统的总体组成下面给出了系统的总体框图如下：1处理器芯片选用8088，当8088的MN/MX引脚接+5V电压时，8088工作在最小方式下。

①时钟发生器采用8284A芯片②主微处理器CPU选用8088芯片③总线锁存器采用74LS373，用ALE的下降沿锁存。

由于8088中地址线有20条，所以地址锁存要三个8282。

④数据收发器用来对数据进行缓冲和驱动，并控制数据发送和接收方向，向CPU传送IO的数据或向IO传送CPU提供的数据。

同样由于8088中数据线只有8条，所以数据收发器只要一个8286就可以了。

⑤地址译码器采用74LS138，用地址线的高三位（即A19、A18、A17三位）。

译码输出Y0-Y7，共可以控制8个I/O芯片在最小方式下，8088CPU会直接产生全部总线控制信号。

2）只读存储器采用ROM芯片2764（或27128），随机存储器6264（或62128）3）A/D转换采用0809芯片4）用0832 D/A转换芯片的模拟信号去驱动直流电机5）8253+8255去控制步进电机6）显示器控制电路7）键盘控电路8）时钟电路、加电复位和复位电路。

9）地址分配ROM: 0000H—3FFFHRAM: 8000H--BFFFHAD: 00H—07HDA: 40H—41H键盘相关：100H—103H显示相关：140H—141H步进电机相关：200H—207H功能描述：在最小方式下，8088CPU产生全部总线控制信号，由2764和6264构成了16KB的ROM 和16KB的RAM，在此基础上，分别实现接口逻辑，本系统采用8088位处理器工作在最小方式系统下，采用8282、8286、8284构成了最小系统，形成总线逻辑。

采用(8k)2764和(8k)6264构成了16KB的ROM和16KB的RAM。

在此基础之上，分别实现了一系列接口逻辑，包括采用0809实现8位的温度采集接口，采用0832实现直流电机的控制，采用8255和8253实现步进电机的控制，并设计了键盘和显示逻辑。

最后，运用Protel 99SE的自动布线功能，完成了最小系统的PCB版图设计。

可分为几个基本部分：地址总线、数据总线、控制与状态信号、中断与DMA信号。

最小模式下，引脚的信号功能如下。

INTA：中断响应信号输出，低电平有效。

用与对外设的中断请求作出响应。

8088的INTA 信号实际上是CPU响应外设中断申请时，发出两个连续的负脉冲，其第一个负脉冲是通知外设端口，它发出的中断请求已获允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而使CPU得到该中断请求的详细信息。

ALE：地址锁存允许信号，输出，高电平有效。

该信号是8088提供给地址锁存器的控制信号。

DEN：数据允许信号，输出，低电平有效。

给信号为收发器提供一个控制信号，DEN 有效时，表示CPU当前准备发送或接受一个数据。

在DMA方式时，被置为高阻状态。

DT/R：数据发送/接收信号，输出。

该信号用来控制数据总线收发器的传送方向。

当DT/R高电平时，CPU向内存或I/O端口发送数据；当DT/R为低电平时，CPU从内存或I/O 端口接收数据。

在DMA方式时，DT/R被置为高阻状态。

IO/M：存储器输入/输出控制信号，输出。

该信号作为区分CPU进行存储器访问还是输入/输出访问的控制信号。

当IO/M为高电平时，表示CPU正与存储器之间进行数据传送；当IO/M为低电平时，表示CPU正与输入/输出设备之间进行数据传送。

在DMA方式时，IO/M 被置为高阻状态。

SSO：系统状态信号，输出，低电平有效。

该信号对8088的34脚。

SSO与IO/M、DT/R的组合及对应的操作见下表。

M/IO DT/R SSO操作1 0 0 中断响应1 0 1 读I/O端口1 1 0 写I/O端口1 1 1 暂停（Halt）0 0 0 取指令操作码0 0 1 读存储器0 1 0 写存储器0 1 1 无源WR：写信号，输出，低电平有效。

当该信号有效时，表示CPU当前正在进行存储器或I/O 端口写操作。

到底为哪种写操作，则由WR信号决定。

在DMA方式时，该信号被置为高阻状态。

HOLD：总线保持请求信号，输入。

当8088系统中CPU之外的另一个主模块要求选用总线时，通过该信号向CPU发出一个高电平的总线保持请求信号。

HLDA：总线保持响应信号，输出。

当CPU接收到HOLD信号后，便发出高电平有效的HLDA 信号给以响应，此时，CPU让出总线控制板，发出HOLD请求总线主设备获得总线的控制权。

8088工作于最小模式，如前所述，由于8088地址线和数据线有一部分是复用的，工作于最小模式时，必须外部配置锁存器8282共3片，总线收发器8286 1片和外部时钟芯片，才能组成三组系统总线，控制信号是CPU直接发出的。

外加芯片配置后，其低8位地址线已被分2.2 存储器的设计1． 有关芯片介绍1) 静态存储器6264 Intel 6264 是8K ×8 SRAM ，单一的+5V 电源，所有的输入端和输出端都与TTL 电路兼容。

它的电路原理图逻辑符号如图所示。

其中，A0~A12为13根地址线，D0~D7为8位数据线。

/C S1和CS2为片选信号，当两个片选信号同时有效时，即/C S1=0， CS2=1时，才能选中芯片。

/OE 为输出允许信号，只有在/OE =0时，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0~D7上。

/WE 为写信号，当/WE =0时，允许将数据写入芯片，当/WE =1时，允许芯片的数据读出。

2）EPROM27642764EPROM 存储器容量为64K ，结构为8K*8。

其中，13条地址线A0~A12,8条数据线D0~D7。

/C E 和/OE 为控制信号有片选引脚，低电平有效时，分别选中芯片和允许芯片输出数据。

32A010A19A28A37A46A55A64A73A825A924A1021A1123A122CS120CS226WE 27OE 22D011D112D213D315D416D517D618D719U?6264A010A19A28A37A46A55A64A73A825A924A1021A1123A122CE20OE 22PGM27VPP1D011D112D213D315D416D517D618D719U?276432A010A19A28A37A46A55A64A73A825A924A1021A1123A122CS120CS226WE 27OE 22D011D112D213D315D416D517D618D719U?6264A010A19A28A37A46A55A64A73A825A924A1021A1123A122CE 20OE 22PGM 27VPP 1D011D112D213D315D416D517D618D719U?27642764的编程由编程控制引脚/PGM和编程电源Vpp控制，在编程时，对引脚加较宽的负脉冲；在正常读出时，该引脚应该无效。

在正常工作时，要求Vpp接+5V；在编程状态时，要求Vpp接+25V作为编程电压。

2．存储器电路及译码电路设计8088最小系统中，地址总线为A0~A19，数据总线D0~D7,对SRAM的控制信号有/WR,/RD,IO/M。

当IO/M为低电平时，表示cpu对存储器传送数据。

/RD为读信号，低电平有效，/RD有效时表明cpu正在执行从存储器或IO口的输入操作数据。

/WR为写读信号，低电平有效，/WR有效时表明cpu正在执行从存储器或IO口的输出操作数据。

在该设计中选用的ROM模块芯片为EPROM2764，容量为8K*8。

RAM模块芯片为SRAM6264，容量为8K*8。

系统要求由16KB的ROM和16K的RAM组成。

16KB的ROM需要两片2764芯片，16K的RAM需要两片6264芯片。

下图给出了8088最小系统组成的16K的ROM和16K的RAM存储器逻辑图。

图中U1和U2两片2764构成16K 的ROM模块；U3和U4两片6264组成16K的RAM模块。

地址总线A0~A12作为片内地址分别连接到U1，U2，U3和U4的相应地址线引脚上。

数据线D0~D7作为分别连接到U1，U2，U3和U4的相应数据线引脚上。

读信号/RD连接到U1，U2，U3和U4的/OE引脚上，写信号/WR连接到两片6264芯片的/WE引脚上。

6264选引脚CS2DAC0832各引脚功能说明：DI0～DI7：转换数据输入端。

CS：片选信号输入端，低电平有效。

ILE：数据锁存允许信号输入端，高电平有效。

WR1：第一写信号输入端，低电平有效，Xfer：数据传送控制信号输入端，低电平有效。

WR2：第二写信号输入端，低电平有效。

Iout1：电流输出1端，当数据全为1时，输出电流最大；当数据全为0时，输出电流最小。

Iout2：电流输出2端。

DAC0832具有：Iout1+Iout2=常数的特性。

Rfb：反馈电阻端。

Vref：基准电压端，是外加的高精度电压源，它与芯片内的电阻网络相连接，该电压范围为：-10V～+10V。

VCC和GND：芯片的电源端和地端。

DAC0832内部有两个寄存器，而这两个寄存器的控制信号有五个，输入寄存器由ILE、CS、WR1控制，DAC寄存器由WR2、Xref控制，用软件指令控制这五个控制端可实现三种工作方式：直通方式、单缓冲方式、双缓冲方式。