第六章中央处理器(微指令格式)
- 格式：pdf
- 大小：1.41 MB
- 文档页数：10
下载文档原格式
合集下载
计算机组成原理(第二版) 第6章 中央处理器
2019年5月11日
第8页
计算机组成原理(第二版)
清华大学出版社
6.1.1 中央处理器的功能与组成 (4/5)
五、CPU的组成 （1）指令部件
程序计数器(PC)、指令寄存器(IR)、指令译码器（ID）、程序状态寄存器 （PSW）和地址形成部件等。 （2）时序部件
时序部件就是用来产生各部件所需要的定时控制信号的部件。时序信号一般 由工作周期，工作节拍及工作时标脉冲三级时序信号构成。
计计算算机机组组成成原原理理(第(第二二版版) )
清清华华大大学学出出版版社社
第6章 中央处理器
教学目标 教学重点 教学过程
2019年5月11日
第1页
计算机组成原理(第二版)
教学目标
清华大学出版社
掌握中央处理器的基本工作原理 掌握程序控制基本思想
2019年5月11日
第2页
计算机组成原理(第二版)
2019年5月11日
第23页
计算机组成原理(第二版)
清华大学出版社
6.2.1 指令周期 (12/18)
（2）“指令计数器PC递增”的微操作序列 ①PCout，0Y，Yin，0X，1，ADD，Zin （把有效地址送入暂存器Z。） ②Zout，PCin （把暂存器Z的内容送PC。）
（3）“从主存中取出指令字”的微操作序列 ①PCout，0Y，Yin，MARin，READ （指令地址送到主存，发读命令。） ②0X，1，ADD，Zin，WMFC （（PC）+1，并等待内存操作完成回答信号。） ③MDRout，IRin，Zout，PCin （接收指令到IR，开始译码，并且PC内容已递增。）
清华大学出版社
6.1.2 操作控制器与时序产生器
中央处理器
通常来讲，CPU的结构可以大致分为运算逻辑部件、寄存器部件和控制部件等。所谓运算逻辑部件，主要能 够进行相关的逻辑运算，如：可以执行移位操作以及逻辑操作，除此之外还可以执行定点或浮点算术运算操作以 及地址运算和转换等命令，是一种多功能的运算单元。而寄存器部件则是用来暂存指令、数据和地址的。控制部 件则是主要用来对指令进行分析并且能够发出相应的控制信号。
CPU总线是在计算机系统中最快的总线，同时也是芯片组与主板的核心。人们通常把和CPU直接相连的局部总 线叫做CPU总线或者称之为内部总线，将那些和各种通用的扩展槽相接的局部总线叫做系统总线或者是外部总线。 在内部结构比较单一的CPU中，往往只设置一组数据传送的总线即CPU内部总线，用来将CPU内部的寄存器和算数 逻辑运算部件等连接起来，因此也可以将这一类的总线称之为ALU总线。而部件内的总线，通过使用一组总线将 各个芯片连接到一起，因此可以将其称为部件内总线，一般会包含地址线以及数据线这两组线路。系统总线指的 是将系统内部的各个组成部分连接在一起的线路，是将系统的整体连接到一起的基础；而系统外的总线，是将计 算机和其他的设备连接到一起的基础线路。
工作原理
冯诺依曼体系结构是现代计算机的基础。在该体系结构下，程序和数据统一存储，指令和数据需要从同一存 储空间存取，经由同一总线传输，无法重叠执行。根据冯诺依曼体系，CPU的工作分为以下 5个阶段：取指令阶 段、指令译码阶段、执行指令阶段、访存取数和结果写回。
取指令（IF，instruction fetch），即将一条指令从主存储器中取到指令寄存器的过程。程序计数器中的 数值，用来指示当前指令在主存中的位置。当一条指令被取出后，程序计数器（PC）中的数值将根据指令字长度 自动递增。
（2）中间寄存器（IR）。其长度为 128位，其通过操作数来决定实际长度。IR在“进栈并取数”指令中发 挥重要作用，在执行该指令过程中，将ACC的内容发送于IR，之后将操作数取到ACC，后将IR内容进栈。
中央处理器
5.1CPU功能：主要是控制计算机运行系统在你主存储器中的程序，完成人们对问题的求解工作。
5.2微程序控制部件的基本组成：通常有控制存储器(CM)，微程序计数器(uPC)，微指令寄存器(uIR)，微地址形成电路，微地址暂存器，寄存器地址来源选择电路，未操作控制信号产生电路等部件组成；工作原理：将每条机器指令编码写成一段或若干段微程序。
把这些微程序存到一个控制存储器中。
每一段微程序包含若干条微指令，每一条微指令对应若个微命令。
每一个微命令通常由一位二进制代码表示，该位为1，则表示在本条微指令中该微命令有效，若该位为0，则无效。
每执行一条微指令则相应于执行指令流程中的一步操作，完成信息在数据通路中的一次流动。
在机器运行时，一条一条地读出这些微指令，由此产生机器运行所需要的各种微操作控制信号，是机器的各相应部件执行微操作控制信号所规定的具体操作。
5.4微指令：是由多个微命令字段构成,主要有微命令字段和顺序控制字段组成；微命令：是最小单位的控制信号，有微指令经过译码或不译码直接发出；微操作控制信号：由相应的微命令控制实现的基本操作；微周期：把从控存中读取一条微指令并执行完微指令规定的全部微操作所需要的时间；微程序：是机器设计者为实现机器指令系统的功能而设计的；5.5一条机器指令的执行过程：由取指周期，取数周期和执行周期组成；5.6时序系统中三级时序的概念：在一个指令周期中，采用机器周期(CPU 周期、工作周期)、时钟周期(节拍)及时钟脉冲三级时序；5.7指令周期：机器在CPU的控制下，从主存取出一条指令，并执行完该指令所需要的时间；5.8给出模型机中下列机器指令的目标代码:(1).MOV AX,1234H假设AX对应地址为2000H答：(C70600203412)H(2).MOV AL,20H[SI]答：(8A4C20)H(3).MOV 16H[DI],CX答：(894D16)H(4).ADD AX,BX答：(03D8)H(5).SUB CX,[BX]答：(290f)H(6).AND AL,BL答：(22D8)H(7).OR AH ,BH答：(0ADC)H(8).XOR AX,5678H假设AX对应地址为2000H答：(350600207856)H5.9(1).MOV AX,BX指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1SRC0:BX->RBL (送BX的地址)、RE、W-B、 R-IBUS、IBUS-RBL EXC0:RBL->AX RBL-IBUS、WE、W-B(2).MOV AL,BL指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1SRC0:BL->RBL (送BL的地址)、RE、W-B、 R-IBUS、IBUS-RBL EXC0:RBL->AL RBL-IBUS、WE、W-B(3).MOV AX,15A8H[SI]指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS 、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1SRC0：PC->MAR PC-IBUS、IBUS-MARSRC1：M->MDR->RA MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-RAPC+1->PC IBUS-PC、PC+1SRC2：SI->RB (送SI地址->R地址)、RE、W-B、R-IBUS、IBUS-RBPC+1->PC IBUS-PC、PC+1SRC3：RA+RB->MAR ADDC、ALU-IBUS、IBUS-MARSRC4：M->MDR->RBL MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-RBLEXC0:RBL->AX RBL-IBUS、WE、W-B(4).MOV 1C26H[BX][DI],0F28H指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1DST1：PC->MAR PC-IBUS、IBUS-MARDST2：M->MDR->RA MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-RAPC+1->PC IBUS-PC、PC+1DST3：BX->RB (送BX地址->R地址)、RE、W-B、R-IBUS、IBUS-RBPC+1->PC IBUS-PC、PC+1DST4：RA+RB->RBL ADDC、ALU-IBUS、IBUS-RBLDST5：RBL->RA RBL-IBUS、IBUS-RADST6：DI->RB (送DI地址->R地址)、RE、W-B、R-IBUS、IBUS-RBDST7：RA+RB->MAR ADDC、ALU-IBUS、IBUS-MARSRC0：MAR->SR MAR-IBUS、IBUS-SRSRC1：PC->MAR PC-IBUS、IBUS-MARSRC2：M->MDR->RBL MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-RBLPC+1->PC IBUS-PC、PC+1SRC3：SR->MAR SR-IBUS、IBUS-MARPC+1->PC IBUS-PC、PC+1EXC0：RBL->MDR RBL-IBUS、I-DBUS、BUS-MDREXC1：MDR->M MDR-DBUS、MWR、W-B5.10(1).ADD BX,AX指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1DST1：BX->SR (送BX地址)、RE、W-B、R-IBUS、IBUS-SR SRC0：AX->RB (送AX地址)、RE、W-B、R-IBUS、IBUS-RB EXC0：SR->RA SR-IBUS、IBUS-RAEXC1：RA ADD RB->BX ADDC、ALU-IBUS、(送BX地址)、WE、W-B 5.11(1)SHL AX,1指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1DST1:AX->SR (送AX地址)、RE、W-B、R-IBUS、IBUS-SR EXC0: SHL SR->AX SHLC、W-B、SR-IBUS、WE5.12(1).INC AX指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1DST0: PC+1->PC IBUS-PC、PC+1DST1：AX->RA (送AX地址)、RE、W-B、R-IBUS、IBUS-RA EXC0：INC RA->AX INC、ALU-IBUS、WE、W-B5.13(1).JMP SUB1(相对位移量为16位)指令流程微命令FI0： PC->MAR PC-IBUS 、IBUS-MARFI1： M->MDR->IR MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-IRPC+1->PC IBUS-PC、PC+1EXC0：PC->MAR PC-IBUS 、IBUS-MAREXC1：M->MDR->RA MAR-ABUS、MRD、W-B、BUS-MDR、I-DBUS、MDR-IBUS、IBUS-RAPC+1->PC IBUS-PC、PC+1EXC2：PC+1->PC IBUS-PC、PC+1EXC3：PC->RB PC-IBUS、IBUS-RBEXC4:RA+RB->PC ADDC、AUL-IBUS、IBUS-PC。
中央处理器操作指令
工作过程
提取 解码
执行 写回
第一阶段，提取，从存储器或高速缓冲存储器中检索指令（为数值或一系列数值）。由程序计数器 （Program Counter）指定存储器的位置。(程序计数器保存供识别程序位置的数值。换言之，程序计数器记录了 CPU在程序里的踪迹。)
CPU根据存储器提取到的指令来决定其执行行为。在解码阶段，指令被拆解为有意义的片段。根据CPU的指令 集架构（ISA）定义将数值解译为指令。一部分的指令数值为运算码（Opcode），其指示要进行哪些运算。其它 的数值通常供给指令必要的信息，诸如一个加法（Addition）运算的运算目标。
基本概念
中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心 （Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。
中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器 （Cache）及实现它们之间的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输 出（I/O）设备合称为电子计算机三大核心部件。
中央处理器操作指令
计算机操作系统
01 基本概念
03 工作过程
目录
02 处理指令流程 04 CPU指令集
中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心 （Core）和控制核心（ Control Unit）。CPU操作指令的处理流程大概分为：取指、译码、执行、访存、写回 等几步。
取指 (fetch)
02
6：中央处理器
6.4.2 微程序流的控制 当前正在执行的微指令，称为现行微指令，现 行微指令所在的控制存储器单元的地址称为现行微 地址，现行微指令执行完毕后，下一条要执行的微 指令称为后继微指令，后继微指令所在的控存单元 地址称为后继微地址。所谓微程序流的控制是指当 前微指令执行完毕后，怎样控制产生后继微指令的 微地址。 产生后继微指令地址的两种方法： 由指令操作码译码器产生后继微地址。 由微指令的下址字段指出后继微地址。
这每一个微指令的若干个操作步骤都在控制数据通 路
CPU中有许多控制关节点
序号 1 2 3 4 5 6
控制信号 PC→AB ALU→PC PC+1 imm(disp)→ALU DB→IR DB→DR
功能 指令地址送地址总线 转移地址送PC 程序计数器加1 立即数或位移量送ALU 取指到指令寄存器
6.3.1 微程序控制的基本概念 • 微指令：在微程序控制的计算机中，将由同时发出 的控制信号所执行的一组微操作称为微指令，所以 微指令就是把同时发出的控制信号的有关信息汇集 起来而形成的。将一条指令分成若干条微指令，按 次序执行这些微指令，就可以实现指令的功能。组 成微指令的微操作，又称微命令。
• 微程序：计算机的程序由指令序列构成，而计算机 每条指令的功能均由微指令序列解释完成，这些微 指令序列的集合就叫做微程序。 • 控制存储器：微程序是存放在存储器中的，由于该 存储器主要存放控制命令(信号)与下一条执行的微 指令地址(简称为下址)，所以被叫做控制存储器。 一般计算机指令系统是固定的，所以实现指令系统 的微程序也是固定的，于是控制存储器可以用只读 存储器实现。 执行一条指令实际上就是执行一段存放在控制 存储器中的微程序。
序号 13 14 15 16 17 18
第06章中央处理器
46 46
本讲稿第四十六页，共七十五页
4．常数源字段E
在微指令中，一般设有一个常数源字段 E。E字段一般仅有几位，用来给某些部件 发送常数。该常数有时作为操作数送入微指 令ALU运算；有时作为计算器初值，用来控 制微程序的循环次数等。
7
本讲稿第七页，共七十五页
6.1.2 控制器的基本组成
1．程序计数器(PC) 即指令地址寄存器。在某些计算机中用
来存放当前正在执行的指令地址；而在另一 些计算机中则用来存放即将要执行的下一条 指令地址；而在有指令预取功能的计算机中， 一般还需要增加一个程序计数器用来存放下 一条要取出的指令地址。
8
14 14
本讲稿第十四页，共七十五页
控制器的时序系统
2．节拍电位和工作脉冲 一个机器周期内要完成若干个微操作，
这些微操作有的可以同时进行，有的则按先 后次序串行执行。每个微操作都需要一定的 时间，因此需要将一个机器周期分为若干相 等的时间段，每一个时间段称为一个节拍。 一般节拍用一个电平信号宽度表示，称为一 个节拍电位。
CISC机几乎不可能采用硬布线控制。 RISC机为了追求高速度，一般采用硬布线 控制。
19 19
本讲稿第十九页，共七十五页
2. 微程序控制器
微程序控制器用软件方法产生和组织微 操作控制信号，用存储逻辑控制取代组合逻 辑控制。它是将指令用微指令编制成微程序 存放在控制存储器中。
20 20
本讲稿第二十页，共七十五页
制信号的控制下完成。控制器必须具备将机 器指令转换为微操作控制信号序列，并进行 相应操作控制的功能。控制器的操作控制功 能就是实现指令的正确执行。
4
本讲稿第四页，共七十五页
控制器的功能
2．指令顺序控制功能 控制器必须具备能够控制程序的执行顺
本讲稿第四十六页，共七十五页
4．常数源字段E
在微指令中，一般设有一个常数源字段 E。E字段一般仅有几位，用来给某些部件 发送常数。该常数有时作为操作数送入微指 令ALU运算；有时作为计算器初值，用来控 制微程序的循环次数等。
7
本讲稿第七页，共七十五页
6.1.2 控制器的基本组成
1．程序计数器(PC) 即指令地址寄存器。在某些计算机中用
来存放当前正在执行的指令地址；而在另一 些计算机中则用来存放即将要执行的下一条 指令地址；而在有指令预取功能的计算机中， 一般还需要增加一个程序计数器用来存放下 一条要取出的指令地址。
8
14 14
本讲稿第十四页，共七十五页
控制器的时序系统
2．节拍电位和工作脉冲 一个机器周期内要完成若干个微操作，
这些微操作有的可以同时进行，有的则按先 后次序串行执行。每个微操作都需要一定的 时间，因此需要将一个机器周期分为若干相 等的时间段，每一个时间段称为一个节拍。 一般节拍用一个电平信号宽度表示，称为一 个节拍电位。
CISC机几乎不可能采用硬布线控制。 RISC机为了追求高速度，一般采用硬布线 控制。
19 19
本讲稿第十九页，共七十五页
2. 微程序控制器
微程序控制器用软件方法产生和组织微 操作控制信号，用存储逻辑控制取代组合逻 辑控制。它是将指令用微指令编制成微程序 存放在控制存储器中。
20 20
本讲稿第二十页，共七十五页
制信号的控制下完成。控制器必须具备将机 器指令转换为微操作控制信号序列，并进行 相应操作控制的功能。控制器的操作控制功 能就是实现指令的正确执行。
4
本讲稿第四页，共七十五页
控制器的功能
2．指令顺序控制功能 控制器必须具备能够控制程序的执行顺
精品文档-计算机组成与系统结构(裘雪红)-第6章
第6章 中央处理器(CPU)
14
图 6.5 计数型节拍脉冲发生器(节拍数≤16)
第6章 中央处理器(CPU)
15
(2) CPU周期(机器周期)信号的产生。若干个节拍组成一个 CPU周期。CPU周期可以设计为定长与不定长两种。
第6章 中央处理器(CPU)
16
图 6.6 移位型节拍脉冲发生器(节拍数≤8)
第6章 中央处理器(CPU)
20
当连续的某些微操作动作不会相互干扰(可并行执行)时， 为了节省时间，可将其放在同一节拍中完成，如第2、3个微操 作被放在了T2节拍中。也可将第3、4个微操作组合在一起，即
第6章 中央处理器(CPU)
21
组合一个微操作序列应遵守两个基本规则: (1) 遵守操作发生的顺序。如微操作AR←PC必须在
第6章 中央处理器(CPU)
40
根据对一条指令相应的微操作序列的时序描述方法的不同， 时序产生器有两种设计方法。
一是采用一级时序，即只产生节拍信号，时序产生器可采 用图6.5或图6.6的电路实现。此时，一条指令执行的全过程是 用一个从取指令到执行指令的完整微操作序列来描述的，
而且对这个微操作序列也是从头至尾分配节拍的。
(1) 产生微命令。 (2) 按节拍产生微命令。
第6章 中央处理器(CPU)
37
图 6.8 控制器模型
第6章 中央处理器(CPU)
38
设计者在设计控制器之前需要做以下工作: (1) 定义计算机基本硬件组成和基本指令系统;
(2) 基于定义的硬件结构，针对每条指令，描述CPU完成的 微操作;
(3) 确定控制单元应该完成的功能，即何时产生何种微命
PCout＝T1＋T5·JZ(相对寻址)·(ZF=1)＋T4·CALL(间接寻 址)＋…(一级时序)
第6章 中央处理器
二、组
成
传统的CPU由运算器和控制器两大部分 组成。但是随着高密度集成电路技术的 发展，早期放在CPU芯片外的一些逻辑 功能部件，如浮点运算器、cache等纷纷 移入CPU内部，因而使CPU的内部组成 越来越复杂。这样，CPU的基本部分变 成了运算器、cache和控制器三大部分。
1.控制器 1.控制器
6.2.6 用方框图表示指令周期
进行计算机设计时，可以采用方框图语言来表示一条指令的指 令周期。一个方框图代表一个CPU周期，方框中的内容表示数 据通路的操作或某种控制操作。除了方框图外，还需要一个菱 形符号，它通常用来表示某种判别或测试，不过时间上它依附 于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU 周期。 由方框图可以看出，所有指令的取指令阶段都是相同的，而且 是一个CPU周期。但是指令的执行阶段，由于各条指令的功能 CPU 不同，所用的CPU周期是各不相同的，其中CLA，NOP，JMP 指令是一个CPU周期；ADD、STA指令是两个CPU周期。框图 中DBUS代表数据总线，ABUS代表地址总线，RD代表内存读 命令，WE代表内存写命令。 “∼”称为公操作符号，表示一条指令执行完毕，转入公操作。 所谓公操作，就是一条指令执行完毕后，CPU所开始进行的一 些操作，这些操作主要是CPU对外设请求的处理，如中断处理、 通道处理等。
(b)不 定 长 CPU周 期 组 成 的 指 令 周 期
五条典型指令组成的一个程序
八进制地址 040 041 042 043 044 …… 055 …… 060 061 …… 074 八进制内容 250 000 030 060 021 061 000 000 140 074 …… …… …… 000 006 存和数单元 指令助记符 CLA ADD 060 STA 061 NOP JMP 074 …… …… ……
第6章中央处理器(终)
3
第6章 中央处理器
本章学习内容
• 6.1中央处理器的功能和组成 • 6.2 控制器的组成和实现方法 • 6.3 时序系统与控制方式 • 6.4 微程序控制原理 • 6.5 控制单元的设计 • 6.6 流水线技术 • 6.7 精简指令系统计算机RISC
4
第6章 中央处理器
本章学习要求
• 理解：CPU的功能和主要寄存器
内频=外频×倍频
18
第6章 中央处理器
4.前端总线频率
前端总线通常用FSB表示，它是CPU和外界 交换数据的最主要通道，主要连接主存、显卡等 数据吞吐率高的部件，因此前端总线的数据传输 能力对计算机整体性能作用很大。
在Pentium 4出现之前，前端总线频率与外频 是相同的，因此往往直接称前端总线频率为外频。 随着计算机技术的发展，需要前端总线频率高于 外频，因此采用了QDR（Quad Date Rate）技术 或者其他类似的技术，使得前端总线频率成为外 频的2倍、4倍甚至更高。
CPU 的 字 长 是 指 在 单 位 时 间 内 同 时 处理的二进制数据的位数。CPU按照其处 理信息的字长可以分为：8位CPU、16位 CPU、32位CPU以及64位CPU等。
16
第6章 中央处理器
2.内部工作频率
内部工作频率又称为内频或主频，它是衡
量CPU速度的重要参数。在其他性能指标相同 时，CPU的主频越高，CPU的速度也就越快。 内部时钟频率的倒数是时钟周期，这是CPU中
pro、Pentium Ⅱ/Ⅲ每个时钟周期可以执行3条
或更多的指令。
17
第6章 中央处理器
3.外部工作频率
外部工作频率，也叫前端总线频率或系统 总线时钟频率，它是由主板为CPU提供的基准 时钟频率。由于正常情况下，CPU总线频率和 主存总线频率相同，所以也是CPU与主存交换 数据的频率。
第6章 中央处理器
本章学习内容
• 6.1中央处理器的功能和组成 • 6.2 控制器的组成和实现方法 • 6.3 时序系统与控制方式 • 6.4 微程序控制原理 • 6.5 控制单元的设计 • 6.6 流水线技术 • 6.7 精简指令系统计算机RISC
4
第6章 中央处理器
本章学习要求
• 理解：CPU的功能和主要寄存器
内频=外频×倍频
18
第6章 中央处理器
4.前端总线频率
前端总线通常用FSB表示，它是CPU和外界 交换数据的最主要通道，主要连接主存、显卡等 数据吞吐率高的部件，因此前端总线的数据传输 能力对计算机整体性能作用很大。
在Pentium 4出现之前，前端总线频率与外频 是相同的，因此往往直接称前端总线频率为外频。 随着计算机技术的发展，需要前端总线频率高于 外频，因此采用了QDR（Quad Date Rate）技术 或者其他类似的技术，使得前端总线频率成为外 频的2倍、4倍甚至更高。
CPU 的 字 长 是 指 在 单 位 时 间 内 同 时 处理的二进制数据的位数。CPU按照其处 理信息的字长可以分为：8位CPU、16位 CPU、32位CPU以及64位CPU等。
16
第6章 中央处理器
2.内部工作频率
内部工作频率又称为内频或主频，它是衡
量CPU速度的重要参数。在其他性能指标相同 时，CPU的主频越高，CPU的速度也就越快。 内部时钟频率的倒数是时钟周期，这是CPU中
pro、Pentium Ⅱ/Ⅲ每个时钟周期可以执行3条
或更多的指令。
17
第6章 中央处理器
3.外部工作频率
外部工作频率，也叫前端总线频率或系统 总线时钟频率，它是由主板为CPU提供的基准 时钟频率。由于正常情况下，CPU总线频率和 主存总线频率相同，所以也是CPU与主存交换 数据的频率。
第6章 中央处理器
取出操 作数
执行指令阶段
计算机学院
取出并执行ADD指令
CPU
状态条件寄存器 算术逻辑单元 0+6=6 ALU 取指 控制 操作控制器 时序产生器 累加器AC 程序计数器PC 000 006 执行 控制 时钟 状态 反馈
c
指令译码器
000 022 021
+1 c
20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006
执行 控制 时钟 状态 反馈
累加器AC 程序计数器PC 000 023 022
c
指令译码器
+1 c
20 21 22 23 24 30 CLA ADD 30 STA 40 NOP JMP 21 000 006
STA 000 STA 006
40 指令寄存 器IR
c
000 000022 040 地址寄存器AR
CLA CLA
c
指令寄存器IR
000 020 地址寄存器AR
c
缓冲寄存器DR
地址总线ABUS
数据总线DBUS
计算机学院
6.2 控制器的组成
(2)
ADD指令的指令周期
一个机器周期 一个机器周期 一个机器周期 开始
取指令 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码 取指令阶段
送操作 数地址
计算机学院
6.2 控制器的组成
【例如】一段简单的汇编源程序如下所示，分析其执行过程。
CLA ；累加器清0 ADD 30 ；（AC）+（30）→AC STA 40 ；（AC）→(40) NOP ； 空操作 JMP 21 ； 21 → PC … 030 000 006 ; 数据 … 040 存和数 ; 数据 指令的执行过程如下：
中央处理器与指令系统
随着半导体技术的不断进步，中央处理器的性能不断提高，功能越来越强大， 同时也在向着多核、异构和智能化的方向发展。
中央处理器的分类与架构
分类
中央处理器主要分为通用处理器和专用处理器两大类。通用处理器适用于各种不同 的计算机应用，如Intel和AMD的x86系列处理器；专用处理器则是针对特定的应用 而设计的，如数字信号处理器（DSP）和图形处理器（GPU）。
异构计算
01
02
03
异构计算是指使用不同 类型的处理器，如CPU 、GPU、FPGA等，以实 现更高效、更灵活的计
算。
异构计算能够充分利用 不同处理器的优势，提 高计算性能，同时降低
功耗和成本。
异构计算的发展需要解 决不同处理器之间的协 同和通信问题，以及如 何优化和调度任务分配
。
多核处理器与超线程技术
根据特定应用需求，定制开发具有特定功 能的指令集，以满足特定领域的性能需求 。
05 中央处理器与指令系统的 应用场景
桌面计算机
执行操作系统
中央处理器是计算机的核心，负责执行操作系统，管理硬件资源， 协调应用程序的运行。
运行软件
指令系统支持多种软件应用程序，包括办公软件、图像处理、游 戏等。
数据处理
架构
中央处理器的架构包括指令集架构（ISA）、微架构和物理架构等。指令集架构定义 了处理器所能执行的指令集；微架构则决定了处理器内部的基本结构和组织方式； 物理架构则涉及到处理器的物理实现和封装方式。
02 指令系统概述
指令系统的定义与功能
定义
指令系统是计算机硬件系统中的一组指令集合，是计算机程 序运行的基础。
中央处理器与指令系统
contents
目录
• 中央处理器概述 • 指令系统概述 • 中央处理器的工作原理 • 指令系统的实现技术 • 中央处理器与指令系统的应用场景 • 中央处理器与指令系统的未来发展
中央处理器的分类与架构
分类
中央处理器主要分为通用处理器和专用处理器两大类。通用处理器适用于各种不同 的计算机应用，如Intel和AMD的x86系列处理器；专用处理器则是针对特定的应用 而设计的，如数字信号处理器（DSP）和图形处理器（GPU）。
异构计算
01
02
03
异构计算是指使用不同 类型的处理器，如CPU 、GPU、FPGA等，以实 现更高效、更灵活的计
算。
异构计算能够充分利用 不同处理器的优势，提 高计算性能，同时降低
功耗和成本。
异构计算的发展需要解 决不同处理器之间的协 同和通信问题，以及如 何优化和调度任务分配
。
多核处理器与超线程技术
根据特定应用需求，定制开发具有特定功 能的指令集，以满足特定领域的性能需求 。
05 中央处理器与指令系统的 应用场景
桌面计算机
执行操作系统
中央处理器是计算机的核心，负责执行操作系统，管理硬件资源， 协调应用程序的运行。
运行软件
指令系统支持多种软件应用程序，包括办公软件、图像处理、游 戏等。
数据处理
架构
中央处理器的架构包括指令集架构（ISA）、微架构和物理架构等。指令集架构定义 了处理器所能执行的指令集；微架构则决定了处理器内部的基本结构和组织方式； 物理架构则涉及到处理器的物理实现和封装方式。
02 指令系统概述
指令系统的定义与功能
定义
指令系统是计算机硬件系统中的一组指令集合，是计算机程 序运行的基础。
中央处理器与指令系统
contents
目录
• 中央处理器概述 • 指令系统概述 • 中央处理器的工作原理 • 指令系统的实现技术 • 中央处理器与指令系统的应用场景 • 中央处理器与指令系统的未来发展
计算机组成原理第六章中央处理器
2009.7.2
计算机组成原理
25
2．垂直微指令 在微指令中设置有微操作码字段，采用微操作码 编译法，由微操作码规定微指令的功能，成为垂直型 的微指令。其特点是不强调实现微指令的并行控制功 能，通常一条微指令只要求就能控制实现一二种微操 作。 （1）寄存器-寄存器传送型微指令 微指令格式：
2009.7.2
存储器 指令/数据 CLA ADD 40 JMP 21 … 000 006 … 图6－9 取出CLA指令
数据总线
2009.7.2
计算机组成原理
6
2．执行指令阶段 CLA指令的执行阶段如图6-10所示。
CPUBiblioteka 清AC 算术逻辑单元 状态条件寄存器 000 000 累加器
指令执行控制 操作控制器 时序发生器 指令译码器 时钟 状态反馈
2009.7.2
计算机组成原理
18
5.4.2 微程序控制器的组成 1．程序控制器的组成 微程序控制器的逻辑组成框图如图6-17所示。
微命令系列 IR PSW PC 微地址 形成逻辑 … ID … ID
…
顺 序 控 制 方 式
微 地 址 给 定 部 分
微操作控制字段
顺序控制字段
μ IR
……
μ AR
ROM
5.3 指令周期
5.3.1指令周期的基本概念 计算机之所以能自动地工作，是因为CPU能从存放程 序的内存里取出一条指令并执行这条指令，并且能够连续地取 指令，执行指令……如此周而复始，构成了一个封闭的循环。 这个循环将一直继续下去，直到遇到停机指令才能停止，如图 6-6所示。
开始
取一条指令
执行该指令
取指令阶段第一条指令的取指阶段如图69所示图69取出cla指令地址000020000006指令数据操作控制器时序发生器累加器1算术逻辑单元状态条件寄存器000020程序计数器地址寄存器clacla指令译码器指令寄存器时钟状态反馈存储器020cla021add40022jmp21040000006地址总线数据总线cpu200972计算机组成原理2
计算机组成原理(第六章)
第六章 中央处理器 (1)
• • • • 中央处理器（CPU）由运算器和控制器组成。 运算器主要用来完成各种算术和逻辑运算功能； 寄存器：用来存放中间结果、缓冲作用 控制器是全机的指挥中心，在在它的控制下，计算机总是遵循“取指令， 执行指令，取下条指令，执行下条指令…”这样周而复始地工作直到停机 为止。 控制器对指令的执行过程的控制有三种方式： – 同步控制方式
• 现代计算机系统广泛采用的方式 • 基本思想：将每个指令周期分成多个机器周期，每个机器周期中再分成 多个节拍，于是各条指令可取不同的机器周期数作为各自的指令周期。 如简单指令包含一个机器周期，复杂指令可包含多个机器周期。 • 这种方式不浪费很多时间，控制上又不十分复杂。
二、控制器的功能与组成 1、控制器的功能
WE M
RD M
RD M
ZF＝1？
IR(ADR)→PC
写入操作
读出操作
AC+MDR→AC
读出操作
AC∩MDR→AC
0→启停逻辑
第六章 中央处理器 (10)
四、时序部件
– 指令的执行过程严格按照指令操作流程图所规定的时序定时； – 时序部件用来产生必要的时序信号为机器周期和节拍信号定时； – 根据组成计算机各部件的器件特性，时序信号通常采用“电位－脉 冲”制。 – 时序部件的构成
C0～C31
译码器
Hale Waihona Puke XXXXX 控制字段源部件地址
目标部件地址
地址字段
第六章 中央处理器 (19)
(2)、微指令的地址字段 – 微程序有两种不同的顺序控制方式：断定方式和增量方式。两种方 式下地址字段的设置不同。 – 断定方式
• 微指令在CM可不顺序存放 • 外部测试条件的考虑
• • • • 中央处理器（CPU）由运算器和控制器组成。 运算器主要用来完成各种算术和逻辑运算功能； 寄存器：用来存放中间结果、缓冲作用 控制器是全机的指挥中心，在在它的控制下，计算机总是遵循“取指令， 执行指令，取下条指令，执行下条指令…”这样周而复始地工作直到停机 为止。 控制器对指令的执行过程的控制有三种方式： – 同步控制方式
• 现代计算机系统广泛采用的方式 • 基本思想：将每个指令周期分成多个机器周期，每个机器周期中再分成 多个节拍，于是各条指令可取不同的机器周期数作为各自的指令周期。 如简单指令包含一个机器周期，复杂指令可包含多个机器周期。 • 这种方式不浪费很多时间，控制上又不十分复杂。
二、控制器的功能与组成 1、控制器的功能
WE M
RD M
RD M
ZF＝1？
IR(ADR)→PC
写入操作
读出操作
AC+MDR→AC
读出操作
AC∩MDR→AC
0→启停逻辑
第六章 中央处理器 (10)
四、时序部件
– 指令的执行过程严格按照指令操作流程图所规定的时序定时； – 时序部件用来产生必要的时序信号为机器周期和节拍信号定时； – 根据组成计算机各部件的器件特性，时序信号通常采用“电位－脉 冲”制。 – 时序部件的构成
C0～C31
译码器
Hale Waihona Puke XXXXX 控制字段源部件地址
目标部件地址
地址字段
第六章 中央处理器 (19)
(2)、微指令的地址字段 – 微程序有两种不同的顺序控制方式：断定方式和增量方式。两种方 式下地址字段的设置不同。 – 断定方式
• 微指令在CM可不顺序存放 • 外部测试条件的考虑
第六章中央处理器.
（3）微操作控制线路 微操作是指计算机中最基本的操作；微操作控制逻辑，用来产生机器所 需的全部的微操作信号。微操作控制逻辑的作用是把操作码译码器输出 的控制电位，时序信号以及各种控制条件进行组合，按一定时间顺序产 生并发出一系列微操作控制信号，以完成指令规定的全部操作。
（4）中断控制逻辑 中断控制逻辑用来控制中断处理的硬件逻辑。
2021年6月4日
第6页
计算机组成原理简明教程
⊙第六章中央处理器
6.1.1 中央处理器的功能与组成 (1/5)
一、CPU的基本功能 （1）程序控制
保证机器按一定顺序执行程序是CPU的首要任务。 （2）操作控制
一条指令的功能往往是由若干个操作信号的组合来实现的。 （3）时间控制
对各种操作实施时间上的控制称为时间控制。 各种指令的操作信号均受到时间的严格控制； 一条指令的整个执行过程也受到时间的严格控制。 （4）数据加工
2021年6月4日
第24页
计算机组成原理简明教程
⊙第六章中央处理器
6.2.1 指令周期 (12/18)
（2）“指令计数器PC递增”的微操作序列 ①PCout，0Y，Yin，0X，1，ADD，Zin （把有效地址送入暂存器Z。） ②Zout，PCin （把暂存器Z的内容送PC。）
（3）“从主存中取出指令字”的微操作序列 ①PCout，0Y，Yin，MARin，READ （指令地址送到主存，发读命令。）
(2) 可编程逻辑阵列(PLA)法； 与前者本质相同，工艺不同；
用大规模集成电路(LSI)来实现。 (3) 微程序控制逻辑法。
将程序设计的思想方法引入控制器的控制逻辑；将各种操作控制信 号以编码信息字的形式存入控制存储器中（CM）； 一条机器指令对应一道微程序，机器指令执行的过程就是微程序执 行的过程。
（4）中断控制逻辑 中断控制逻辑用来控制中断处理的硬件逻辑。
2021年6月4日
第6页
计算机组成原理简明教程
⊙第六章中央处理器
6.1.1 中央处理器的功能与组成 (1/5)
一、CPU的基本功能 （1）程序控制
保证机器按一定顺序执行程序是CPU的首要任务。 （2）操作控制
一条指令的功能往往是由若干个操作信号的组合来实现的。 （3）时间控制
对各种操作实施时间上的控制称为时间控制。 各种指令的操作信号均受到时间的严格控制； 一条指令的整个执行过程也受到时间的严格控制。 （4）数据加工
2021年6月4日
第24页
计算机组成原理简明教程
⊙第六章中央处理器
6.2.1 指令周期 (12/18)
（2）“指令计数器PC递增”的微操作序列 ①PCout，0Y，Yin，0X，1，ADD，Zin （把有效地址送入暂存器Z。） ②Zout，PCin （把暂存器Z的内容送PC。）
（3）“从主存中取出指令字”的微操作序列 ①PCout，0Y，Yin，MARin，READ （指令地址送到主存，发读命令。）
(2) 可编程逻辑阵列(PLA)法； 与前者本质相同，工艺不同；
用大规模集成电路(LSI)来实现。 (3) 微程序控制逻辑法。
将程序设计的思想方法引入控制器的控制逻辑；将各种操作控制信 号以编码信息字的形式存入控制存储器中（CM）； 一条机器指令对应一道微程序，机器指令执行的过程就是微程序执 行的过程。
第六中央处理器文稿演示
°定时方式：规定信号何时写入状态元件或何时从状态元件读出 • 边沿触发（edge-triggered）方式： - 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次。 • 上升沿（rising edge） 触发：在时钟正跳变时进行读/写。 • 下降沿（falling edge）触发：在时钟负跳变时进行读/写。
CPU基本组成原理图
执行部件
CPU 由 执行部件 和 控制部件组成 CPU 包含 数据通路 和 控制器
控制部件
控制器 由 指令译码器 和 控制信 号形成部件 组成
数据通路的位置
°计算机的五大组成部分：
CPU
Control
Memory
DDataatpaaptahth
Input Output
°什么是数据通路（DataPath）? • 指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令 的执行部件。
OP
其输出只取决于当前的输入。即：输
(ALU)
A 32
入一样，其输出也一样
ALU
B 32
Result 定时：所有输入到达后，经过一定的
32
逻辑门延时，输出端改变，并保持到
Zero 下次改变，不需要时钟信号来定时
状态元件：时序逻辑电路
°状态（存储）元件的特点： • 具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达 • 输入端状态由时钟决定何时被写入，输出端状态随时可以读出
(Adder)
32
(Decoder)
out0
out1
Decoder
Adder
Sum
32
out2 3
B 32
Carry
out7
加法器需要什
多路选择器
CPU基本组成原理图
执行部件
CPU 由 执行部件 和 控制部件组成 CPU 包含 数据通路 和 控制器
控制部件
控制器 由 指令译码器 和 控制信 号形成部件 组成
数据通路的位置
°计算机的五大组成部分：
CPU
Control
Memory
DDataatpaaptahth
Input Output
°什么是数据通路（DataPath）? • 指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令 的执行部件。
OP
其输出只取决于当前的输入。即：输
(ALU)
A 32
入一样，其输出也一样
ALU
B 32
Result 定时：所有输入到达后，经过一定的
32
逻辑门延时，输出端改变，并保持到
Zero 下次改变，不需要时钟信号来定时
状态元件：时序逻辑电路
°状态（存储）元件的特点： • 具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达 • 输入端状态由时钟决定何时被写入，输出端状态随时可以读出
(Adder)
32
(Decoder)
out0
out1
Decoder
Adder
Sum
32
out2 3
B 32
Carry
out7
加法器需要什
多路选择器
中央处理器
非访内存： 取指周期、 非访内存： 取指周期、执行周期 直访内存： 取指周期、寻址周期、 直访内存： 取指周期、寻址周期、执行周期 间访内存： 取指周期、间址周期、寻址周期、 间访内存： 取指周期、间址周期、寻址周期、执行周期
注：一个指令周期由若干个机器周期构成；一个机器周期由 一个指令周期由若干个机器周期构成； 一个或多个节拍组成； 一个或多个节拍组成；一个节拍由一个或多个工作脉冲 组成。 组成。
5
中央处理器—控制器概述 第6章 中央处理器 控制器概述
一个简化的主机模型
PC 程序计数器 MAR 存储器地址寄存器 上述是取指过程
IR 指令寄存器 MBR 存储器数据(缓冲)寄存器
6
中央处理器—控制器概述 第6章 中央处理器 控制器概述
控制器的基本组成框图
地址形成部件 指令译码器 指令寄存器 程序计数器 脉冲源；启停控制逻辑； 脉冲源；启停控制逻辑；节拍信号发生器
取指令 0
计算地址 t1 t2
取数 t3
运算送结果 t4
21
中央处理器—控制器概述 第6章 中央处理器 控制器概述
条件转移指令的执行过程
指令功能:根据 的状态,决定是否转换 指令功能 根据N,Z,V,C的状态 决定是否转换 根据 的状态 决定是否转换. 转移条件成立,则转移到本条指令所指定的地址 则转移到本条指令所指定的地址, 转移条件成立 则转移到本条指令所指定的地址 否则顺序执行下一条指令 完成以下的操作: 完成以下的操作
⑵如转移条件成立,根据指令规定的寻址方式计算有效 如转移条件成立 根据指令规定的寻址方式计算有效 地址,转移指令经常采用相对寻址方式 转移指令经常采用相对寻址方式,此时转移地址 地址 转移指令经常采用相对寻址方式 此时转移地址 =PC+disp.
注：一个指令周期由若干个机器周期构成；一个机器周期由 一个指令周期由若干个机器周期构成； 一个或多个节拍组成； 一个或多个节拍组成；一个节拍由一个或多个工作脉冲 组成。 组成。
5
中央处理器—控制器概述 第6章 中央处理器 控制器概述
一个简化的主机模型
PC 程序计数器 MAR 存储器地址寄存器 上述是取指过程
IR 指令寄存器 MBR 存储器数据(缓冲)寄存器
6
中央处理器—控制器概述 第6章 中央处理器 控制器概述
控制器的基本组成框图
地址形成部件 指令译码器 指令寄存器 程序计数器 脉冲源；启停控制逻辑； 脉冲源；启停控制逻辑；节拍信号发生器
取指令 0
计算地址 t1 t2
取数 t3
运算送结果 t4
21
中央处理器—控制器概述 第6章 中央处理器 控制器概述
条件转移指令的执行过程
指令功能:根据 的状态,决定是否转换 指令功能 根据N,Z,V,C的状态 决定是否转换 根据 的状态 决定是否转换. 转移条件成立,则转移到本条指令所指定的地址 则转移到本条指令所指定的地址, 转移条件成立 则转移到本条指令所指定的地址 否则顺序执行下一条指令 完成以下的操作: 完成以下的操作
⑵如转移条件成立,根据指令规定的寻址方式计算有效 如转移条件成立 根据指令规定的寻址方式计算有效 地址,转移指令经常采用相对寻址方式 转移指令经常采用相对寻址方式,此时转移地址 地址 转移指令经常采用相对寻址方式 此时转移地址 =PC+disp.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T8
(DR)R0
C13
容量小，速度慢，指令执行需译码电路
C14
LOAD
MOV AR,PC MOV X,PC
LOAD LOAD
INC MOV PC,Z MOV IR,DR Branch P1 MOV AR,IR MOV X，PC
LOAD LOAD MOV R0，DR Branch
信号
PCout, ARin PCout, Xin DREin,Read DREin,Read
C4
28位*8=224位 编码表示法 + μPC
C5
T3 (Z)PC, Mem[AR]DR C6
T4
(DR)IR
C7
19位*8=152位 垂直微指令
C8
T5
(IRA)AR, (PC)X
C9
C10
T6
Read Mem
C11
8位*14=112位
T7
Mem[AR]DR
C12
下地址字段法
微指令长，控存容量大
计数器法 μPC
微指令短，需要加法器
MUX MUX
地址转移逻辑
1
时钟脉冲 CLK
微地址
μAR
微地址寄存器
控制 存储器
微指令
下址字段 判别字段
微操作控制字段
操作控制信号
微指令字
地址转移逻辑
1
时钟脉冲 CLK 微地址
μPC
微地址寄存器
+1
控制 存储器
微指令
判别字段
操作控制字段
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 P1 P2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28
第六章 6.12 微指令格式
4 微指令地址形成方法
(X)+(R1)Z
(R0)DR
(Z)R0 (DR)Mem[AR]
JMP
(IRA)PC
第六章 6.12 微指令格式
7 垂直型微指令实例
节拍
LOAD指令
#
LOAD指令微程序容量：
T1
(PC)AR, (PC)X
C1
C2
直接表示法 + 下址字段 T2 (X)+1Z Read Mem C3
R1out IRout DRout DREout R1in IRin DRin DREin Write +1
SUB P2
R0out R2out Zout PCout R0in R2in
Xin
ARin PCin Read ADD P1
下址字段
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 P1 P2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 2
下址字段
0000
000000 100000 101000000000000 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28
第六章 6.12 微指令格式
6 垂直型微指令
数据通路分类
寄存器传输 MOV reg1,reg2 MOV AR，PC
操作控制字段
顺序控制字段
简单直观，便于输出控制，微指令长度太长，控存容量大，如何压缩微指令长度？
改直接表示为编码表示 （压缩互斥性微指令）
去掉下址字段，采用 μPC = μPC +1 的方式生成微指令地址
改水平型微指令为垂直型微指令 （牺牲并行性）
第六章 6.12 微指令格式
3 微指令格式（编码表示法） 如果互斥的输出控制信号8个，编码后长度多少？
运算类型 ALU_OP reg
INC、ADD R1
访存类型 顺序控制
Mem Branch
LOAD、STORE Branch P1
如采用扩展操作码，需8位字长
MOV 源寄存器(3) 目的寄存器(3)
INC
无操作数
ADD 源寄存器编号（3位）
Mem
Read/Write
Branch
判断条件
节拍
R1out IRout DRout R0out R2out Zout PCout
0
3:8译码器
7
+1 SUB 无信号 ADD
0
3
2:4译码器
DREout R1in IRin DRin DREin Write R0in R2in Xin ARin PCin Read
P1 P2
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 P1 P1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
取指令
LOAD
MOVE
T1
(PC)AR, (PC)X (IRA)AR, (PC)X (IRA) R[0]
T2 (X)+1Z Read Mem
Read Mem
T3 (Z)PC, Mem[AR]DR Mem[AR]DR
T4
(DR)IR
(DR)R0
ADD
STORE
(R0)X
(R2)AR
第六章 6.12 微指令格式
谢谢!
微操作控制字段
微指令字
操作控制信号
第六章 6.12 微指令格式
5 水平型微指令编码效率
R1out IRout DRout DREout R1in IRin DRin DREin Write +1
SUB P2
R0out R2out Zout PCout R0in R2in
Xin
ARin PCin Read ADD P1
+1 Zout, PCin DRout, IRin
P1 IRout,ARin PCout, Xin DREin,Read DREin,Read DRout, R0in
第六章 6.12 微指令格式
8 水平型与垂直型微指令 水平型微指令 并行操作能力强，效率高，灵活性强， 微指令字较长，微程序短，控存容量大，性能佳 垂直型微指令 字长短，微程序长，控存容量小，性能差 垂直型与指令相似，易于掌握 基本被淘汰
计算机组成原理
第六章 中央处理器 6.12 微指令格式
第六章 6.12 微指令格式
1 微指令设计原则 有利于缩短微指令字长度 有利于减少控制存储器容量 有利于提高微程序执行速度 有利于对微指令进行修改 有利于提高微程序设计的灵活性
第六章 6.12 微指令格式
2 微指令格式（直接表示法）