EDA工具课程之PrimeTime
- 格式:ppt
- 大小:1.30 MB
- 文档页数:65


PrimeTime基本命令
一、RunPrimeTime
1.moduleaddsynnew
2.primetime&启动图形界面
3.pt_shell–fRUN.tcl|tee–Irun.log用命令行启动脚本
二.一些命令的叙述
1.Setuptime:datarequiredtime–dataarrivaltime
2.Holdtime:dataarrivaltime–datarequiredtime
3.Report_analysis_coverage:看一下所有错误的基本情况
-statusviolated
-check“setuphold”
-sort_byslack
-sort_bycheck_type
4.Report_timing:显示theworstslackforsetuptime
5.Report_timing–delaymax:看setuptime
6.Report_timing–delaymin:看holdtime
7.Pt_shell–x“restore_sessionorca_savesession”:继续原来保存的信息
8.Setsh_enable_page_modetrue:分页显示
9.Report_liblibname:看库的信息
10.Report_timing–groupSYS_clk:看某个时钟的信息
11.PreCTSclockUncertainty=clockskew+clockjitter+margin
PostCTSclockUncertainty=clockjitter+margin还要加上
Set_propagated_clock[all_clocks]
12.Report_timing–pathfull_clock:可以显示clock的详细信息
13.Report_timing–fromE,
Report_timing–toZ,
Report_timing–fromG–toFF4/D:显示详细路径的信息
《致胜之道——建筑施工项目工程造价全过程管控三大宝典四大工具及合约协同致胜攻略》
高端课程简介
随着国家经济进一步下滑,今年必将成为中国建设业一个重要的转折点。一方面基础设施建设增速放缓,房地产企业的“不拿地、缓开工、快卖房”政策使建筑业新签合同额增长乏力。“找活难、利润少”便是当下施工企业面临的最严峻现实;另一方面由于CPI处于高位震荡,裹挟资源成本增加,使通过低价中标以后的施工项目直接成本居高不下,房地产企业的资金链压力持续传递到建筑业。建筑施工企业的经营压力日益加大。在此背景下,控制成本=提高利润!所以提高成本控制能力就成为建筑施工企业生存、发展的生命线!
如何降低成本增加利润?建立完善有效的成本管理体系,进行全过程精细化管控是建筑施工企业生存发展的必由之路,也是建筑施工企业持续发展的源动力。
为了使建筑施工企业工程商务人员全面掌握成本精细化管理之道,以工程合同为手段,彻底将过去“事后算总账”的思想转变为“事前算细账、事中过程跟踪、事后强化结算”的新理念,全面提高工程商务人员的面对大型复杂项目的管控技能,切实提高成本控制水平,特邀国内建筑施工企业成本控制、合约管理、工程法务领域实战型权威专家,研发推出新课程《建筑施工项目工程造价全过程管控三大宝典四大工具及合约协同致胜攻略》课程。
【课程目标】
本课程系统提升建筑业施工企业工程商务管理体系核心团队的专业能力、职业素养、管控能力、提高企业工程造价(成本)管理创造价值等核心理念与能力,为施工项目利润最大化奠定团队基础。
【课程收获】
破解:工程造价全过程精细化管理之道;
指导:从战略角度,帮助工程商务经理提升管理水平;
掌握:工程造价(成本)管理在项目开发各阶段的操作重点与难点;
方法:提供最新《清单计价规范》下造价全过程成本精细化控制方法;
实操:最新实操案例,让您一目了然。
获取:标杆企业的制度、流程、作业指引及案例分析等宝贵参考资料;
高级ASIC芯片综合
翻译者:阿信
使用Synopsys公司的DesignCompilerPhysicalCompiler和PrimeTime
第二版
名目
写在前面
前言
前言
事实证实,相关于集成电路IC设计规模半导体产业是相对??。作为一个团体,80年代中期,每个芯片集成了大约1000个晶体管,我们称之为大规模集成电路〔LSI〕,仅仅在大约两年后,每个芯片的晶体管集成数量就抵达了1万~10万个,我们所用的术语也迅速的变成了甚大规模集成电路〔VLSI〕。
Preface前言
这本书的第二版描述了一些使用Synopsys公司的一套工具在ASIC芯片设计中的高级概念和技术,包括ASIC芯片综合,物理综合,形式验证和静态时序分析等。另外,对ASIC的整个设计流程和沈亚微米〔Very-Deep-Sub-Micron〕设计技术作了具体的介绍。
这本书的重点是在Synopsys工具的实时使用上,用工具往解决在深亚微米尺寸领域的各种咨询题。将展示给读者解决在亚微米ASIC设计复杂咨询题的有效设计方法。重点就在HDL的编码风格,综合和优化,动态仿真,形式验证,可测性设计DFT扫描链的插进,板块设计的连接,物理综合和静态时序分析。在每一步,确定设计流程中每一段的咨询题,咨询题的解决方法并围绕此咨询题展开具体的论述。另外,关于板块设计的要害咨询题,好比时钟的综合和最后的集成也作了较长篇幅的讨论。最后,这本书深进的讨论了根基的Synopsys技术库和编码风格,综合优化技术。
这本书的读者对象是刚刚工作的ASIC设计工程师和学习过ASIC大规模集成电路设计与可测性设计课程的高年级学生。这本书并不是想取代Synopsys的参考手册,而是为任何参与ASIC设计的人员而写。同时,这本书对那些没有板块能力或者自己有技术库然而需要其他公司来做后端集成和最终制造器件的计者〔和公设司〕根基上特别有用。因为到深亚微米技术会碰到各种各样的咨询题,本书提供了可选择的;
PrimeTime –SI 相关运用及概念
PrimeTime SI主要分析两种信号串扰:delay和static noise(noise bump or glitch)。
PrimeTime SI认为两种情况不存在信号串扰:
1) aggressor和victim之间的耦合电容非常小;
2) aggressor和victim的信号transition time不相互交叠。在不交叠的时候,如果aggressor对victim产生的glitch足够大,使victim的逻辑发生变化,则PrimeTime SI也会考虑。
如何使用PrimeTime SI进行crosstalk delay分析(analysis mode : on-chip variation)
基于PrimeTime命令、library以及脚本,额外的步骤如下:
1) 使能PrimeTime SI
set_app_var si_enable_analysis true
2) 读取SPEF文件中包含的耦合电容信息(确认SPEF包含耦合电容信息,StarRC是否有相应的option?)
read_parasitics –keep_capacitive_coupling file_name.spf
3) 设置PrimeTime SI performance相关参数(选择设置set_app_var)
PrimeTime脚本中crosstalk report的相关命令
report_si_bottleneck
report_delay_calculation -crosstalk -from pin -to pin
Example:
PrimeTime SI是如何运行的(two iteration)
1) 基于victim net上bump voltage的值(通过设置threshold)过滤掉影响很小的aggressor
net;
2) 把没有被过滤的net作为initial net来进行crosstalk分析,也可自己定义;