当前位置：文档之家 › 3.2定点加、减法运算-计算机系统原理-刘均-清华大学出版社

3.2定点加、减法运算-计算机系统原理-刘均-清华大学出版社

  • 格式：ppt
  • 大小：478.00 KB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

2.2.2机器数编码表示-计算机系统原理-刘均-清华大学出版社

2.2.2机器数编码表示-计算机系统原理-刘均-清华大学出版社

2.2.2机器数编码表示
1.无符号整数的表示 无符号整数是指零和正整数。计算机中
表示无符号整数就直接用这个数的二进 制表示作为数据的编码（机器数）。机 器数的每一位都是数值位。 [例2-13]在8位寄存器中表示数据5。
◦ 解：5D=00000101B，寄存器中的机器数表 示为：
2.2.2机器数编码表示
2.2.2机器数编码表示
[例2-18]求X1=+1011010B，X2=-1011010B在8 位寄存器中的补码表示形式。 ◦ 解：[X1]补= [+1011010B]补=01011010
◦ 采用原码编码方式存储和处理数据的机器 称为原码机。字长为n的原码机中能够表示 的数据范围是
-（2n-1-1）≤ X ≤( 2n-1-1)
2.2.2机器数编码表示
[例2-14] 求X1=+1011010B，X2=1011010B在8位寄存器中的原码表示形 式。
◦ 解：(动画演示文件名：例2-14-1.swf，例214-2.swf）
◦ 但是仅仅增加符号位还不够，还要考虑数 据（尤其是负数）其余位的编码方法和运 算方法，以便于数据计算。一个带符号数 的编码方法主要有3种：原码、补码、反码。
2.2.2机器数编码表示
1）原码
◦ 把一个十进制数转换为二进制数，在最高 位加上符号位，就是原码。字长为n的机器 中，表示一个数据X=xsx1x2x3…xn-1，其中xs是 +、-符号，其原码的表示形式是：
这使得一个数在机器中的表示形式出现 了不一致。
2.2.2机器数编码表示
2）补码
计算机中一般用补码实现加减运算。补码是根据模概念和数的 互补关系引出的一种表示方法，这些概念我们用时钟来说明。

《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行

《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行

《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行第一章微型计算机基础第一章微型计算机基础题 1-1 计算机发展至今，经历了哪几代？答：电子管计算机、晶体管计算机、集成电路计算机、超大规模集成电路计算机、非冯诺伊曼计算机和神经计算机。

题 1-2 微机系统由哪几部分组成？微处理器、微机、微机系统的关系是什么？答：1、微机系统分硬件和软件，硬件包括 CPU、存储器、输入输出设备和输入输出接口，软件包括系统软件和应用软件。

2 、微处理器是指微机的核心芯片 CPU ；微处理器、存储器和输入输出设备组成微机；微机、外部设备和计算机软件组成微机系统。

题 1-3 微机的分类方法包括哪几种？各用在什么应用领域中？答：按微处理器的位数，可分为 1 位、4 位、8 位、32 位和 64位机等。

按功能和机构可分为单片机和多片机。

按组装方式可分为单板机和多板机。

单片机在工业过程控制、智能化仪器仪表和家用电器中得到了广泛的应用。

单板机可用于过程控制、各种仪器仪表、机器的单机控制、数据处理等。

题 1-4 微处理器有哪几部分组成？各部分的功能是什么？答：微处理器包括运算器、控制器和寄存器三个主要部分。

运算器的功能是完成数据的算术和逻辑运算；控制器的功能是根据指令的要求，对微型计算机各部分发出相应的控制信息，使它们协调工作，从而完成对整个系统的控制；寄存器用来存放经常使用的数据。

题 1-5 微处理器的发展经历了哪几代？Pentium 系列微处理器采用了哪些先进的技术？答：第一代 4 位或低档 8 位微处理器、第二代中高档 8 位微处理器、第三代 16 位微处理器、第四代 32 位微处理器、第五代 64 位微处理器、第六代 64 位高档微处理器。

Pentium 系列微处理器采用了多项先进的技术，如：RISC技术、超级流水线技术、超标量结构技术、MMX 技术、动态分支预测技术、超顺序执行技术、双独立总线 DIB 技术、一级高速缓冲存储器采用双 cache 结构、二级高速缓冲存储器达 256KB 或 512KB、支持多微处理器等。

3.6十进制数的加、减法运算-计算机系统原理-刘均-清华大学出版社

3.6十进制数的加、减法运算-计算机系统原理-刘均-清华大学出版社
◦ 2）先将4位二进制表示的BCD码加上0110(十进制6)，再将每位二进制位按 位取反。
◦ 如BCD码0011(十进制3)的模9补码的计算方法为，先计算0011+0110=1001， 再对1001按位取反得0110。
3.6十进制数的加、减法运算
[例3-12]用BCD码计算十进制减法运算72。
先计算减数的模9补码：减数的BCD码 为0010，加上0110后的1000，再按位取 反得0111。
运算。一个十进制位的4位二进制码向高位进位是 “逢十六进一”，这不符合BCD码加法运算中，一个 十进制位“逢十进一”的原则。
3.6十进制数的加、减法运算
当一个十进制位的BCD码加法和大于或等于1010(十进制的10)时， 就需要进行加6修正。
修正的具体规则是：
◦ 1）两个BCD数码相加之和等于或小于1001，即十进制的9，不需要修正。 ◦ 2）两个BCD数码相加之和大于或等于1010且小于或等于1111，即位于十进
多数计算机同时提供了二进制数和十进制数的运算线路，用户在程序 中可以用指令选择需要的二进制或十进制运算。
b8b4b的加、减法运算
根据真值表可以得到模9补码的组合电路，其逻辑符 号如图3.18。其中信号M=0时，b8b4b2b1表示Y本身； 当M＝1时，b8b4b2b1表示Y的模9补码。
3.6十进制数的加、减法运算
将BCD码的模9补码电路和BCD码加法器组合在一起，构成如图3.19所 示的两个BCD码的加、减法运算电路。变量M选择进行加法或者减法 运算的操作。当M=0时，输出Z=X+Y，电路执行两个DCD码的加法运算。 当M＝1时，同时送入Ci=1，则输出Z=X+(9—Y)+1，电路执行X和Y模10 补码的加法，若丢弃最高位的进位位，则相当于执行两个BCD码的减 法运算。

6.1中央处理器的结构与功能-计算机系统原理-刘均-清华大学出版社

6.1中央处理器的结构与功能-计算机系统原理-刘均-清华大学出版社

6.1.2中央处理器的基本结构
在CPU内部，有寄存器组、运算器和控 制器等。
（1）寄存器组
◦ 每一个CPU内部都会设置一些寄存器，用于 保存运算数据或运算结果。在图6.1所示的 计算机中，n个寄存器名称为R0~Rn-1。这些 寄存器需要有数据输入输出的控制信号。 数据输入寄存器的控制信号定义为Rnin，数 据输出寄存器的控制信号定义为Rnout。
6.1中央处理器的结构与功能
计算机系统中，中央处理器（Central Processing Unit，CPU）是计算机工作的指挥 和控制中心。中央处理器是由运算器和控制 器两大部分组成的。控制器的主要功能是从 内存取出指令，对指令进行译码，产生相应 的操作控制信号，控制计算机的各个部件协 调工作。运算器接受控制器的命令进行操作 ，完成所有的算术运算和逻辑运算。控制器 是整个系统的操控中心。在控制器的控制之 下，运算器、存储器和输入、输出设备等部 件构成一个有机的整体。
6.1.2中央处理器的基本结构
（2）运算器
运算器包括算术逻辑单元ALU和暂存器。ALU完成各 种算术运算和逻辑运算。暂存器用于暂存ALU运算的 数据和结果。在图6.1所示的计算机中，Y是ALU的输 入暂存器，存放一个需要ALU运算的数据。Z是ALU的 输出暂存器，存放ALU运算后的结果。暂存器Y有2个 控制信号，数据输入Y的控制信号定义为Yin，数据输 出Y的控制信号定义为Yout。暂存器Z有2个控制信号 ，数据输入Z的控制信号定义为Zin，数据输出Z的控 制信号定义为Zout。ALU有多种运算，控制信号比较 多，图6.1所示计算机中简化这些控制信号，其中+表 示ALU加法控制信号，-表示ALU减法控制信号，1->C0 表构
存储器地址寄存器MAR用来保存当前 CPU所访问的内存单元地址。由于CPU 和内存之间有速度差异，所以必须使用 地址寄存器来保存地址信息，直到内存 读写操作完成。存储器数据寄存器MDR 是CPU和主存及外部设备之间信息传送 的中转站。当通过数据总线向存储器或 外部设备存取数据时，数据暂时存放在 MDR中，因此也称为数据缓冲器。

5.1指令系统概述-计算机系统原理-刘均-清华大学出版社

5.1指令系统概述-计算机系统原理-刘均-清华大学出版社

5.1.2寻址方式
指令中的地址码部分指明了指令的操作数或操作数 的地址或操作结果的地址。这种指定操作数或者操 作数地址，以及操作结果地址的方式称为寻是指操作数的地址，目的地址码是运算结果 的地址。
计算机指令系统中常用的寻址方式有立即寻址、寄 存器寻址、直接寻址、寄存器间接寻址、相对寻址 、基址和变址寻址、隐含寻址等方式。为了方便讲 解，我们重点以8086指令系统为例。
5.1指令系统概述
指令系统是指计算机所具有的各种指令 的集合，它是软件编程的出发点和硬件 设计的依据，反映了计算机硬件具有的 基本功能。
5.1.1指令的格式
机器指令是计算机硬件能够识别并直接执行的操作 命令。指令由操作码和地址码两部分组成。
◦ 操作码用来说明指令操作的性质及功能。 ◦ 地址码用来描述该指令的操作对象，由它给出操作数或操作
5.1.2寻址方式
4.寄存器间接寻址方式
◦ 指令中的地址码给出寄存器，寄存器中存放操作数的有效地 址。因为只需给出寄存器号，所以指令的长度较短，但是因 为要根据寄存器中的有效地址访问内存才能得到操作数，指 令的执行时间比寄存器寻址方式长。
◦ 8086指令系统中，只有BX、BP、SI、DI这4个寄存器可以使用 寄存器间接寻址方式。寄存器间接寻址方式的地址码形式为 [BX]、[BP]、[SI]、[DI]。寄存器中为有效地址，一般根据默认 原则确定段地址。如果段内偏移地址在BX、SI、DI中，则默 认段地址在DS中。如果段内偏移地址在BP、SP中，则默认段 地址在SS中。如果段内偏移地址在DI中，则默认段地址在ES 中。
◦ 8086指令系统中，寄存器寻址方式中的地 址码为寄存器的名称。
5.1.2寻址方式
[例5-2]8086指令系统中，已知 AX=1234H ,BX=5678H，写出指令MOV AX,BX的执行结果。

计算机原理(第3版)武马群 (2)精选全文

计算机原理(第3版)武马群 (2)精选全文
应用软件：应用软件包、用户程序
•掌握各种进位计数制，十、二、八、十六进 制数的相互转换； •掌握二进制数的四则运算的规则； •掌握定点整数和定点小数的编码；
•掌握浮点数的编码原理、表数范围和规格化 方法； •了解定点数与浮点数的优缺点；
•掌握原码、反码和补码的概念、编码方法和 定义范围； •了解非数值数据的常用的编码方法。
一般地说，任意一个二进制数N（正的，或负的），可以表示为： N=±(Kn-1×2n-1+ Kn-2×2n-2+…+ K0×20+ K-1×2-1+ K-2×2-2+…+ Km×2-m) 其中Kj只能取1或0，由是由具体的数N确定。m、n为正整数。“2” 是二进制的基数，表示“逢2进1”，故称二进制，见表1–1
计算机的硬件是指计算机中的电子线路和物理装置.它 们是看得见摸的着的实体,入用集成电路芯片、印刷线 路板、接插件、电子元件和导线等装配成的CPU、存储 器及外部设备等。它们组成了计算机的硬件系统，是计 算机的物质基础，
计算机有巨型、大型、中型、小型和微型之分，每种规 模的计算机又有很多种机型和型号，它们在硬件配置上 差别很大，但是绝大多数都是根据冯·诺依曼计算机体 系结构来设计的。
经过短短几十年的发展，计算机技术的应用已经十分普及，从国 民经济的各个领域到个人生活、工作的各个方面，可谓无所不在。 因此，计算机知识是每一个现代人所必须掌握的知识，而使用计算 机应该是人们必备的基本能力之一。
1.1 计算机的特点
1. 运算速度快 2. 计算精度高 3. 具有记忆功能 4. 具有逻辑判断功能 5. 高度自动化
1.6.2 计算机的软件系统
计算机软件系统由系统软件(system software)和应用软件 (application software)两个部分构成。

《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行

第一章 微型计算机基础题1-1 计算机发展至今，经历了哪几代？答：电子管计算机、晶体管计算机、集成电路计算机、超大规模集成电路计算机、非冯诺伊曼计算机和神经计算机。

题1-2 微机系统由哪几部分组成？微处理器、微机、微机系统的关系是什么？ 答：1、微机系统分硬件和软件，硬件包括CPU、存储器、输入输出设备和输入输出接口，软件包括系统软件和应用软件。

2、微处理器是指微机的核心芯片CPU；微处理器、存储器和输入输出设备组成微机；微机、外部设备和计算机软件组成微机系统。

题1-3 微机的分类方法包括哪几种？各用在什么应用领域中？答：按微处理器的位数，可分为1位、4位、8位、32位和64位机等。

按功能和机构可分为单片机和多片机。

按组装方式可分为单板机和多板机。

单片机在工业过程控制、智能化仪器仪表和家用电器中得到了广泛的应用。

单板机可用于过程控制、各种仪器仪表、机器的单机控制、数据处理等。

题1-4 微处理器有哪几部分组成？各部分的功能是什么？答：微处理器包括运算器、控制器和寄存器三个主要部分。

运算器的功能是完成数据的算术和逻辑运算；控制器的功能是根据指令的要求，对微型计算机各部分发出相应的控制信息，使它们协调工作，从而完成对整个系统的控制；寄存器用来存放经常使用的数据。

题1-5 微处理器的发展经历了哪几代？Pentium系列微处理器采用了哪些先进的技术？答：第一代4位或低档8位微处理器、第二代中高档8位微处理器、第三代16位微处理器、第四代32位微处理器、第五代64位微处理器、第六代64位高档微处理器。

Pentium系列微处理器采用了多项先进的技术，如：RISC技术、超级流水线技术、超标量结构技术、MMX技术、动态分支预测技术、超顺序执行技术、双独立总线DIB技术、一级高速缓冲存储器采用双cache结构、二级高速缓冲存储器达256KB或512KB、支持多微处理器等。

题1-6 何为微处理器的系统总线？有几种？功能是什么？答: 系统总线是传送信息的公共导线，微型计算机各部分之间是用系统总线连接的。

定点数加减法


EY
④ 舍入操作
恒舍法，恒进法，0舍1进法
下面举一个浮点加的实例。
【例3-12】 0.101011)2。 阶码
010 2 010 2 设有两个浮点数X=2 0.1101012，Y=2 (-
尾数 00.110101 11.010101
[X]浮=11,10； [Y]浮=11,11；
① 对阶
[E]补=[EX]补+[-EY]补=1110+0001=1111，即E =-1，将MX右移一位， 其阶码加1，得 [ X ] =11，11；00.011011（用0舍1入法）
2. 补码的减法运算
• 公式[x–y]补=[x+(–y)]补=[x]补+[–y]补 • 只要证明 [–y]补= –[y]补，上式即得证。证 明如下：
• 由于 [x+y]补= [x]补+[y]补 ，可得 ① [y]补= [x+y]补–[x]补, • 又 [x–y]补= [x+(–y）]补= [x]补+[–y]补，同理可得 ② [–y]补= [x – y]补–[x]补
（3） 63+66=129 0 1111111 0 1000001 1 0000001 正溢
（4） -63+（-66）=-129 1 1000001 1 0111110 0 1111111 负溢
① 采用一个符号位判断
两正数相加结果为负或两 负数相加结果为正，则溢 出
溢出= A n BnS n +A 整数一位乘法
计算机中的乘法运算采用的方法是：将n位乘转换为n次“累加 与移位”，即每一步只求一位乘数所对应的新部分积，并与原部分 积作一次累加，然后右移一位。
右图是无符号整数一位乘的算法 流程图。图中使用了3个寄存器A、B 和 C。 B用来存放被乘数； C存放乘数； A初值为0，然后存放部分积，最后 存放乘积高位。 由于乘数每乘一位该位代码就不再 使用，因此用A和C寄存器联合右移以 存放逐次增加的部分积，并且使每次 操作依据的乘数位始终在C的最低位。 乘法完成时，A与C存放的是最后乘积， 其中C的内容是乘积的低位部分。

计算机组成原理-第2周下-定点加减法运算

丢掉
[y]补= 1 1 0 1 1 10 0110
所以
ｘ＋ｙ＝+0110
6
例: x＝-11001 ,y＝-00011，求 x+y＝？

解:[x]补=1 0 0 1 1 1， [y]补=1 1 1 1 0 1
[x]补=1 0 0 1 1 1 +
丢掉
[y]补=1 1 1 1 0 1 11 0 01 0 0 由以上三例看到,补码加法的特点: (1) 符号位要作为数的一部分一 起参加运算。 (2) 要在模2n+1的意义下相加， 即超过2n+1的进位要丢掉!
13
[例16] ｘ＝－1101, ｙ＝－1011,求ｘ＋ｙ。 [解:] [ｘ]补＝10011 [ｙ]补＝10101 [ｘ]补 ＋ [ｙ]补 [ｘ＋ｙ]补 10011 10101 01000
两个负数相加的结果成为正数,这同样是错误的。 之所以发生错误,是因为运算结果产生了溢出。两个正数相 加,结果大于机器所能表示的最大正数,称为正溢出。而两个负数 相加,结果小于机器所能表示的最小负数,称为负溢出。

21
常见的门电路

1．与门 真值表表示的两输入端与门如表2-1所示，逻辑符号如图 2-1所示。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则A的值将会决定输入端B的值是否能被输 出到端口Y。
Y AB
A
B
Y=AB
0 0 0 0 1 0 1 0 0 1 1 1 表2-1 两输入端与门的真值表
27
5．或非门

真值表表示的两输入端或非门如表2-5所示，逻辑符号如 图2-5所示。可以利用或非门的输入端A来控制输入端B。 当A=0时，（输入信号被反相输出）；当A=1时，则不管 B的值是什么，Y都为0。

3.4定点除法运算-计算机系统原理-刘均-清华大学出版社

第3章 运算器和运算方法
3.4定点除法运算
3.4定点除法运算
计算机中的除法运算是参照笔-纸除法运算过程，采用移位和加 减运算的迭代过程实现的。
[例3-7]已知X=0.1011B，Y=0.1101B，采用笔-纸运算求X/Y的商和 余数。
X/Y的商为0.1101B，余数为0.0111B
3.4.1原码除法运算
2.恢复余数法 已知两个正的定点小数X和Y，求X/Y的商q和余数R的步骤如下： （动画演示文件名：虚拟机10-原码恢复余数除法运算器.swf） 1）R1=X-Y。
◦ 若R1<0，则上商q0=0。然后恢复余数：R1=R1+Y。 ◦ 若R1≥0，则上商q0=1。此时被除数X大于等于Y，做溢出处理。
◦ Ri’=2Ri-1-Y， ◦ 当Ri’≥0时，上商1，余数不恢复，Ri=Ri’，计算Ri+1时，左移一
位，得Ri+1=2Ri-Y ◦ 当Ri’<0时，上商0，应做恢复余数操作，Ri=Ri’+Y，然后计算
Ri+1时，Ri+1=2Ri-Y=2(Ri’+Y)-Y=2Ri’+Y。
因此，当第i次的部分余数是负数时，可以跳过恢复 余数的步骤，直接求第i+1步的部分余数。这种算法 称为不恢复余数法，又称为加减交替法。
2）若第i次的部分余数为Ri，则第i+1次的部分余数为Ri+1， Ri+1=2Ri-Y
◦ 若Ri+1<0，则上商qi=0，同时恢复余数Ri+1=Ri+1+Y。 ◦ 若Ri+1≥0，则上商qi=1。
3）循环执行第2）步，直到求得所需位数的商。
3.4.1原码除法运算
[例3-8]已知X=+0.1011B，Y=-0.1101B， 求[X/Y]原
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
◦ VF=S1⊕S2 ◦ 这种判断方法，运算器需要增加一位，来
扩展参加运算的数据的符号位。
3.2.1补码定点加、减法
3）利用数据编码的最高位（符号位）和次高位（数 据最高位）的进位状况判断
◦ 两个补码数进行加减时，若最高数值位向符号位 的进位值Cn-1与符号位产生的进位Cn输出值不一样， 则表明产生了溢出。这种溢出判断的逻辑表达式 为：
◦ 解：[X]补=0.1010101，[Y]补=1.1101101,[-Y]补 =0.0010011
◦ [X+Y]补=0.1010101+1.1101101=0.1000010 ◦ [X-Y]补=0.1010101+0.0010011=0.1101000
3.2.1补码定点加、减法
[例3-2]在8位补码机中计算40-12。
Y]补的加法运算，并设置标志寄存器中溢出、进位等标志。 ◦ ④控制信号F->X有效，将加法器F的输出结果送入寄存器X。减法运算结束。
3.2.2补码加减法运算器
利用图示的补码加减法运算器实现加法[X+Y]补的逻辑操作步骤如下：
◦ ①将运算数据[X]补输入寄存器X，[Y]补输入寄存器Y。 ◦ ②控制信号X->F有效，Y->F有效，且1->F无效，将[X]补和[Y]补送入加法器F的两个输入端。 ◦ ③加法器完成[X+Y]补的加法运算，并设置标志寄存器中溢出、进位等标志位。 ◦ ④控制信号F->X有效，将加法器F的输出结果送入寄存器X。加法运算结束。
◦ 补码的加减法公式是： ◦ [X+Y]补=[X]补＋[Y]补 ◦ [X-Y]补=[X]补+[-Y]补 ◦ 公式的正确性可以从补码的编码规则得到
证明。在补码编码制方法下，补码的减法 运算统一采用加法处理，只需用加法器就 可以实现加减运算，有效地减少了硬件的 数量。
3.2.1补码定点加、减法
[例3-1]X=+0.1010101B,Y= -0.0010011B， 在8位补码机中计算[X+Y]补和[X-Y]补。
3.2.1补码定点加、减法
1）根据操作数和运算结果符号位判断 ◦ 当两个同号数相加或两个异号数相减时，若运算结果与被加 数（被减数）的符号不同时，说明发生了溢出。而同号数相 减或异号数相加，绝对不会发生溢出。如果用Xs、Ys、Zs分 别表示两个操作数的符号和运算结果的符号，则溢出判断电 路的逻辑表达式为：
利用图示的补码加减法运算器实现减法[X－Y]补的逻辑操作步骤如下：
◦ ①将运算数据[X]补输入寄存器X，[Y]补输入寄存器Y。 ◦ ②控制信号X->F有效，Y->F有效，将[X]补和[Y] 补送入加法器F的两个输入端。 ◦ ③控制信号1->F有效，加法器对接收到的[X]补、[Y] 补、进位信号1相加，完成[X]补和[－
◦ VF= XsYsZs+ XsYsZs ◦ 这种方法不仅需要结果的符号位参加判断，还需要保持操作
数的编码。
3.2.1补码定点加、减法
2）采用变形补码（双符号位）判断法
◦ 采用变形补码时，正数的符号位是00，负 数的符号位是11，若运算结果的符号位为 01或10，则发生了溢出。
◦ 若用S1和S2 表示运算结果的两个符号位，则 溢出判断电路的逻辑表达式为：
◦ 解：[40]补=00101000 ◦ [-12]补=11110100 ◦ [40-12]补
=00101000+11110100=00011100=[28]补
3.2.1补码定点加、减法
2.补码加减法运算溢出及检测 在计算机中，每种数据编码都有其数据
表示范围。在运算中发生了数据溢出， 则运算结果就不正确了。 因此，运算器中应设置溢出判断线路和 溢出标志位。 补码加减法运算时溢出的判断通常有以 下几种方法：
3.2.2补码加减法运算器
图中，F是二进制并行加法器。寄存器X和Y用 于存放运算的操作数和运算结果。进位控制 信号1->F，使加法器接收进位输入，实现和 的末位+1操作。X->F控制信号将寄存器X中的 数据送入加法器。Y->F控制信号将寄存器Y中 的数据送入加法器的另一个输入端。Y->F控 制信号将寄存器Y中的数据取反后送入加法器。 当1->F和Y->F同时有效时，实现了Y的取补操 作。F->X将加法器的运算结果送到X寄存器。
第3章 运算器和运算方法
3.2定点加、减法运算
3.2定点加、减法运算
带符号数据的编码方法有原码、补码简单化，计算机中广泛采用 补码进行加减运算。补码运算的特点是 数据位和符号位一起运算。
3.2.1补码定点加、减法
1.补码定点加减法运算
◦ VF=Cn-1⊕Cn ◦ 这种办法不需要增加加法器电路的位数，又不需
保持操作数的编码，所以实现比较简单。
3.2.1补码定点加、减法
[例3-3]设X=+1011B，Y=+1001B，在5位补码机中计算 [X+Y]补。
◦ 解：[X]补=01011，[Y]补=01001，[X+Y]补=10100 ◦ 采用操作数和运算结果符号位判断方法，Xs=0，Ys=0，Zs=1，
所以，VF=1，结果溢出。 ◦ 采用变形补码运算时，[X]补=001011 ，[Y]补=001001，[X+Y]补
=010100，结果的符号位为01，所以结果溢出。
◦ 采用第三种方法判断，次高位运算时产生进位，而最高位运 算时未产生进位，所以结果溢出。
3.2.2补码加减法运算器
补码加减法运算器的组成包括加法器、暂时保存操 作数和运算结果的寄存器，以及记录运算结果特征 信息的标志寄存器。图3.12是补码加减法运算器的逻 辑电路图。（动画演示文件名：虚拟机7-补码加减 运算器.swf）