下载文档原格式
计算机组成原理试题6一、选择题（共5分，每题1分）1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。
A．-127 ～127；B．-128 ～+128；C．-128 ～+127；D．-128 ～+128。
2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。
A．单总线；B．双总线；C．三总线；D．以上三种总线。
3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。
A．16KB；B．16K；C．32K；D．32KB。
4．中断向量可提供______。
A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。
5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。
A．直接映象；B．全相联映象；C．组相联映象；D．以上都有。
6．总线的异步通信方式______。
A．不采用时钟信号，只采用握手信号；B．既采用时钟信号，又采用握手信号；C．既不采用时钟信号，又不采用握手信号；D．采用时钟信号，不采用握手信号。
7．在磁盘存储器中，查找时间是______。
A．使磁头移动到要找的柱面上所需的时间；B．在磁道上找到要找的扇区所需的时间；C．在扇区中找到要找的数据所需的时间。
D．以上都不对。
8．在控制器的控制信号中，相容的信号是______的信号。
A．可以相互替代；B．可以相继出现；C．可以同时出现；D．不可以同时出现。
9．计算机操作的最小单位时间是______。
A．时钟周期；B．指令周期；C．CPU周期；D．执行周期。
10．CPU不包括______。
A．地址寄存器；B．指令寄存器IR；C．地址译码器；D．通用寄存器。
11．寻址便于处理数组问题。
A．间接寻址；B．变址寻址；C．相对寻址；D．立即寻址。
12．设寄存器内容为10000000，若它等于0，则为______。
四、计算题1.已知x=10101100，y=11110011。
求xVy=? xΛy=? x⊕y=? x⊕y=?解：x V y=11111111 x Λy=10100000 x⊕y=01011111 x⊕y =101000002.（1）若显示工作方式采用分辨率为1024╳768，颜色深度为3B，帧频（刷新速度）为72Hz，计算刷新屏幕时存储器带宽是多少？（2）实际工作时，显示适配器的几个功能部分要争用刷存的带宽。
假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。
请问刷存总带宽应为多少？解：（1）因为刷新屏幕所需带宽=分辨率╳每像素点颜色深度╳刷新速度所以 1024╳768╳3B╳72/s=165888KB/s=162MB/s（2）刷存总带宽应为162MB/s╳100/50=324MB/s3.已知x和y,用变形补码计算x+y、x-y，同时指出结果是否溢出。
（1）x=0.11011 y=0.00011 (2) x=0.11011 y=-0.10101 解：（1）[x]补 = 00.11011 [x]补 = 00.11011+ [y]补 = 00.00011 + [-y]补 = 11.11101[x+y]补 = 00.11110 [x-y]补 = 00.11000所以，x+y=0.11110 所以，x-y=0.11000 （2）[x]补 = 00.11011 [x]补 = 00.11011+ [y]补 = 11.01011 + [-y]补 = 00.10101[x+y]补 = 00.00110 [x-y]补 = 01.10000所以，x+y=0.00110 两符号位不同，故产生溢出。
4.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。
解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm /tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)× 0.95)=83.3%ta =tc/e=50ns/0.833=60ns5.用补码运算方法求x+y=？，x-y=?，指出结果是否溢出。
第一次作业题目
一、问答题：
1、冯﹒诺依曼型计算机系统的主要设计思想是什么？它包括哪些组成部
分？各个组成部分的作用是什么？
2、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
3、如何理解软硬件之间的等价性？
4、4种机器码的主要区别？
5、为什么定点数采用补码进行加减法运算存在溢出现象？如何判断它的运
算结果是否溢出？
二、计算题：
1、若某浮点数采用IEEE754编码标准的存储格式是（BF400000）16 ，则其
代表的十进制真值为多少？
2、将数（18.6875）10转换成754标准的32位浮点数的二进制存储格式？
3、计算机存储程序概念的特点之一，是把数据和指令都化为二进制信息看
待，今有一计算机字长32位。
对于二进位1000 1111 1110 1111 1100 0000 0000 0000，
（1）表示一个补码整数，其十进制值是多少？
（2）表示一个无符号整数，其十进制值是多少？
（3）表示一个IEEE754标准的单精度浮点数，其值是多少？
4、对于数字56和-79分别用8位二进制表示其四种机器码，即原码，反码，
补码和移码？。
8、用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。
解：N＝4×1/㏒ 2＝14 位。
9、某机器字长 16 位，浮点表示时，其中含 1 位阶符、5 位阶码、1 位尾符、9 位尾数，请写出它能表示的最大浮点数和最小浮点数。
解：最大浮点数＝2+21×（1－2-9）最小浮点数＝－2+31×（1－2-9）。
10、字符“F”的 ASCII 码为 46H，请写出它的奇校验码和偶校验码（假定校验位加在最高位）。
解：字符“F”的 ASCII 码为 46H，奇校验码为 10110110（B6H），偶校验码为 00110110（36H）。
1、设有一个具有 24 位地址和 8 位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由 4M×1 位的 RAM 芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？解：⑴ 存储单元数为 224＝16M＝16777216，故能存储 16M 字节的信息。
⑵ 由于存储容量为 16MB（8 位字长），每 4M 字节需要 4 片（位并联方式），故需芯片数为 16/4×8＝32 片。
⑶ 若用 32 片组成一个 16M（8 位字长），地址总线的低 22 位可直接连到芯片的 A0-A21管脚，而地址总线的高 2 位（A22，A23）需要通过 2：4 线译码器进行芯片选择。
存储器组成方案为位并联和地址串联相结合的方式。
存储器 24 位地址（A23-A0），而单个芯片 22 位地址（A21-A0），32 片，8 个芯片一组，共 4 组。
所以采用 2：4 译码器。
组成方案为：地址串联，位并联。
4、某磁盘存储器的转速为 3000 转/分，共有 4 个记录面，每毫米 5 道，每道记录信息为 12288B, 最小磁道直径为 230mm,共有 275 道.问：(1) 磁盘存储器的存储容量是多少？(2) 最大位密度，最小位密度是多少？(3) 磁盘数据传输率是多少？(4) 平均等待时间是多少？解：⑴ 磁盘存储器的存储容量=4×275×12288=13516800 字节⑵ 因为最小半径 R1=230/2=115，最小磁道长度为 2πR1=2×3.14159×115=722.57mm所以最高位密度=12288/722.57=17 字节又因为最大半径 R2=R1+275/5=115+55=170最大磁道长度为 2πR2=2×3.14159×170=1068所以最低位密度=12288/1068=11.5 字节⑶ 磁盘数据传输率 c=r×Nr=3000/60=50 转/秒；N=12288 字节/道所以 c=50×12288=614400 字节。
计算机组成原理练习3一、单项选择题1. 设寄存器内容为80H，若它对应的真值是– 127，则该机器数是。
A. 原码B. 补码C. 反码D. 移码2. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A. 阶符与数符相同为规格化数；B. 阶符与数符相异为规格化数；C. 数符与尾数小数点后第一位数字相异为规格化数；D. 数符与尾数小数点后第一位数字相同为规格化数。
3. 设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。
A. 224B. 223C. 222D. 2214. 在中断接口电路中，向量地址可通过送至CPU。
A. 地址线B. 数据线C. 控制线D. 状态线5. 在程序的执行过程中，Cache与主存的地址映象是由。
A. 程序员调度的；B. 操作系统管理的；C. 由程序员和操作系统共同协调完成的；D. 硬件自动完成的。
6. 总线复用方式可以______。
A. 提高总线的传输带宽；B. 增加总线的功能；C. 减少总线中信号线的数量；D. 提高CUP利用率。
7. 下列说法中正确的是。
A. Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B. 主存储器只由易失性的随机读写存储器构成；C. 单体多字存储器主要解决访存速度的问题；D. Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。
8. 在采用增量计数器法的微指令中，下一条微指令的地址______。
A. 在当前的微指令中；B. 在微指令地址计数器中；C. 在程序计数器；D. 在CPU中。
9. 由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。
A. 指令周期；B. 存取周期；C. 间址周期；D. 执行周期。
10. RISC机器______。
A. 不一定采用流水技术；B. 一定采用流水技术；C. CPU配备很少的通用寄存器；D. CPU配备很多的通用寄存器。
计算机组成原理计算题为什么外围设备要通过接⼝与CPU相连？接⼝有哪些功能？（6分）答：外围设备要通过接⼝与CPU相连的原因主要有：（1）⼀台机器通常配有多台外设，它们各⾃有其设备号（地址），通过接⼝可实现对设备的选择。
（2）I/O设备种类繁多，速度不⼀，与CPU速度相差可能很⼤，通过接⼝可实现数据缓冲，达到速度匹配。
（3）I/O设备可能串⾏传送数据，⽽CPU⼀般并⾏传送，通过接⼝可实现数据串并格式转换。
（4）I/O设备的⼊/出电平可能与CPU的⼊/出电平不同，通过接⼝可实现电平转换。
（5）CPU启动I/O设备⼯作，要向外设发各种控制信号，通过接⼝可传送控制命令。
（6）I/O设备需将其⼯作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接⼝可监视设备的⼯作状态，并保存状态信息，供CPU查询。
可见归纳起来，接⼝应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。
六、问答题（共15分）1．设CPU中各部件及其相互连接关系如下图所⽰。
图中W是写控制标志，R是读控制标志，R1和R2是暂存器。
（8分）（1）假设要求在取指周期由ALU完成(PC)+1→PC的操作（即ALU可以对它的⼀个源操作数完成加1的运算）。
要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
答：由于(PC)+1→PC需由ALU完成，因此PC的值可作为ALU的⼀个源操作数，靠控制ALU做＋1运算得到(PC)+1，结果送⾄与ALU输出端相连的R2，然后再送⾄PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0PC→MAR，1→RT1M(MAR)→MDR，(PC)+1→R2T2MDR→IR，OP(IR)→微操作命令形成部件T3R2→PC（2）写出指令ADD # α（#为⽴即寻址特征，隐含的操作数在ACC中）在执⾏阶段所需的微操作命令及节拍安排。
一、选择题（20分）1.二进制数左移一位，则数值（）。
A．增大一倍B．减小一倍C．增大10倍D．不变2.浮点加法运算时尾数求和的结果为10.01000010，那么经规格化后的尾数为（）。
A．11.00100001B．00.10000100C．11.00001000 D．00.100100003.十六进制数CC所对应的八进制数为（11001100）。
A．314B．630 C．1414 D．30304.8位二进制补码定点整数能表示的数值范围是（）。
A．－128～127B．－127～127C．0～127 D．0～2555.操作数00000101与00000101执行逻辑（）操作后，运算结果为00000000。
A．或B．与C．异或D．与非6.原码乘法是（）。
A．用原码表示操作数，然后直接相乘B．被乘数用原码表示，乘数取绝对值，然后相乘C．乘数用原码表示，被乘数取绝对值，然后相乘D．先取操作数绝对值相乘，符号位单独处理7.在浮点数加减运算中（）A．阶码部分与尾数部分分别进行加减运算B．阶码与尾数作为一个整体进行加减运算C．阶码对齐后，尾数相加减运算D．尾数单独加减，去两数中最大阶码值作为结果的阶码值8.已知某字符的编码为0100101，若最高位增加一个偶校验位，则其编码变为（）。
A．10100101B．11001010 C．01000110 D．010101019.计算机各功能部件之间的合作关系如下图所示。
假设图中虚线表示控制流，实线表示数据流，那么a、b和c分别表示（）。
A．控制器、内存储器和运算器B．控制器、运算器和内存储器C．内存储器、运算器和控制器D．内存储器、控制器和运算器10.CPU从内存中读取指令时，需要先将程序计数器（PC）的内容输送到（）总线上。
A．数据B．地址C．控制D．接口11.若存储器按字节编址且指令长度为16位，则程序顺序执行时，每执行一条指令，程序计数器的值增加（）。
A．1 B．2C．3 D．412.计算机加电自检以后，引导程序首先装入（），否则，计算机不能做任何事情。
中国自考人——700门自考课程永久免费、完整在线学习快快加入我们吧！全国2002年4月高等教育自学考试计算机组成原理试题课程代码：02318一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在题后的括号内。
1.若十进制数为，则相应的十六进制数为( )。
若x=1011,则[x]补=( )。
3.某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为( )。
4.设某浮点数共12位。
其中阶码含1位阶符共4位，以2为底，初码表示；尾数含1位数符共8位，补码表示，规格化。
则该浮点数所能表示的最大正数是( )。
5.原码乘法是指( )A.用原码表示乘数与被乘数，直接相乘B.取操作数绝对值相乘，符号位单独处理C.符号位连同绝对值一起相乘D.取操作数绝对值相乘，乘积符号与乘数符号相同6.一般来讲，直接映象常用在( )A.小容量高速CacheB.大容量高速CacheC.小容量低速CacheD.大容量低速Cache7.下列存储器中，( )速度最快。
A.硬盘B.光盘C.磁带D.半导体存储器8.采用直接寻址方式，则操作数在( )中。
A.主存B.寄存器C.直接存取存储器D.光盘9.零地址指令的操作数一般隐含在( )中。
A.磁盘B.磁带C.寄存器D.光盘10.微程序存放在( )A.主存中B.堆栈中C.只读存储器中D.磁盘中11.在微程序控制方式中，机器指令和微指令的关系是( )。
A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段(或一个)微程序来解释执行C.一段机器指令组成的工作程序可由一条微指令来解释执行D.一条微指令由若干条机器指令组成12.异步传送方式常用于( )中，作为主要控制方式。
A.微型机的CPU内部控制B.硬连线控制器C.微程序控制器D.串行I/O总线13.串行总线主要用于( )。
A.连接主机与外围设备B.连接主存与CPUC.连接运算器与控制器D.连接CPU内部各部件14.在常用磁盘中，( )。
计算机组成原理题型一、填空题（本大题共5小题，每题2分，共10分）1．若［ｘ］原＝xxxxxx ，则［ｘ］补＝（ ） 2． 3． 4． 5．二、单项选择题（本大题共5小题，每题2分，共10分）从下列各题四个备选答案中选出一个正确答案，并将其代号写在题前面的括号内。
（ ）1．能够被计算机硬件直接识别的语言是A. 汇编语言B. 高级语言C. 机器语言D. 应用语言（ ）2． （ ）3． （ ）4． （ ）5．三、计算题（本大题共2小题，每小题5分，共10分）1．用变形补码2 ．四、简答题（本大题共2小题，每小题5分，共10分）1.说明2. 顺序存储器和交叉存储器√五、设计题（本大题共2小题，第一小题10分，第二小题20分，本大题30分）1.试用xxxxx 芯片，构成xxxxx 存储器.2.假设某计算机的数据通道如下图所示，请设计以下指令的微操作序列： 1） ADD Rxx ，Rxx 寄存器的内容相加后存入Rxx 。
2）六、分析题（本大题共2小题，第一小题10分，第二小题20分，本大题30分）1.现有xxxxxxx 个中断源，其优先级由高向低按xxxxxxx 顺序排列。
若中断服务程序的执行时间为xxxx μs ，根据下图所示时间轴给出的中断源请求中断的时刻。
画出CPU 执行程序的轨迹。
地址线存储总线C P U 内部总线D服务C服务B服务A服务0 10 20 30 40 50 60 70 80 90 100 120 130 140 t(μs)B与C请求D请求B请求A请求2．设磁盘组有xx片磁盘，每片有两个记录面，最上最下两个面不用。
存储区域内径xxxx，外径xxx，道密度为xxxx道/cm，内层位密度xxx0位/cm，转速转/分。
问：1)共有多少柱面?2)盘组总存储容量是多少?3)数据传输率多少?4)采用定长数据块记录格式，直接寻址的最小单位是什么?寻址命令中如何表示磁盘地址?本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
1.IEEE 754 format of X is (41360000)16, what is its decimal value?将十六进制数展开，可得二进制数格式为：0 100 0001 0 011 0110 0000 0000 0000 0000指数e=阶码－127=10000010－01111111= 00000011 =（3）10包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011于是有：X = (-1)s * 1.M * 2e = +(1.011011)2 * 23 = + (1011.011)2= (11.375)102.Let the carry bits of an adder are C4, C3, C2, C1. C0 is the carry from the low bit. Please give the logic expressions of C4, C3, C2, C1 in ripple carry mode and carry look ahead mode respectively.(1)串行进位G1 = A1B1 , P1 = A1 ⊕ B1G2 = A2B2 , P2 = A2 ⊕ B2G3 = A3B3 , P3 = A3 ⊕ B3G4 = A4B4 , P4 = A4 ⊕ B4C1 = G1 + P1P0C2 = G2 + P2C1C3 = G3 + P3C2C4 = G4 + P4C3(2)并行进位C1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0G4 = G4 + P4G3 + P4G3G2 + P4P3P2G1 + P4P3P2P1C03.Suppose a computer with a clock frequency of 100 MHz as four types of instructions, and the frequency of usage and the CPI for each of them are given in table.(1)Find the MIPS of the computer and the T (CPU time) required to run a program of 107 instructions.(2) Combining comparing and branch instructions together so that compare instructions can be replaced and removed. Suppose each compare instruction was originally used with one branch instruction, and now each branch instruction is changed to a compare&branch instruction. Also suppose that the new proposal would decrease the clock frequency by 5%, because the new compare&branch instruction needs more time to execute. Find the new CPIave, MIPS, and T.CPIave = (0.4*2+0.*4+0.22*3)/0.92 = 2.9MIPS = f(MHz)/CPIave = (100*0.95)/2.9 = 32.76T = IC ＊CPIave/f(Hz) = （0.92*10000000）*2.9/（0.95*100*1000000）= 0.28s4 CPU has 16 address bus lines (A15-A0), 8 data bus lines (D7-D0), R/W (highlevel represents Read, while low level represents Write), MREQ control line for accessing memory (low level represents accessible).Memory space allocation: The minimal 8K are used for system program, which is composed of Read Only Memory chip; the following 24K are used for user program; the last 2K are used for system working.Now we have: EPROM 8K * 8 (contains CS control line only);SRAM 16K*1, 2K*8, 4K*8, 8K*8;Decoder 74LS138;and other logic gatesQuestions:(1) Select appropriate chips to form the required memory space. Which chipsare needed? How many chips are needed? Descript the corresponding data bus length, address bus length and control bus line.(2) Descript the address distribution of memory.(3) Descript select chip logic functions (片选逻辑函数) of each chip.(4) Descript the connection way among CPU, memory chips and 74LS138.解：（1）根据给定条件，选用EPROM：8K×8位芯片1片，其地址线13根，数据线8根，片选控制信号CS，无读写控制信号。
SRAM：8K×8位芯片3片，地址线13根，数据线8根，片选控制线号CS，读写控制线号R/W；2K×8位芯片1片，地址线11根，数据线8根，片选控制线号CS，读写控制线号R/W。
（2）A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0CS0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08K 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1CS1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 08K 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1CS2 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 08K 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1CS3 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 08K 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1CS4 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 02K 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1-(3) CS0 = (A15’*A14’*A13’)’ = Y0’CS1 = (A15’*A14’*A13)’ = Y1’CS2 = (A15’*A14*A13’)’ = Y2’CS3 = (A15’*A14*A13)’ = Y3’CS4 = (((A15*A14*A13)’)’*(A12*A11))’ =( (Y1’)’*A12*A11)’(4) 数据总线：由于选择的存储芯片数据总线与CPU数据总线都是8位，因此不需要进行扩展，一一对应D7~D0相联即可。
地址总线：系统程序区使用EPROM 8K容量，所以CPU的A12~A0链接到EPROM的片内地址总线A12~A0，CPU的A15~A13地址线经过74LS138译码，输出Y0连接到EPROM的片选；用户程序区使用3片SRAM 各8K容量，所以CPU的A12~A0链接到SRAM的片内地址总线A12~A0，CPU的A15~A13地址线经过74LS138译码，输出Y1、Y2、Y3分别连接到3片SRAM的片选。
系统工作区使用SRAM 2K容量，所以CPU的A10~A0链接到SRAM的片内地址总线A10~A0，CPU的A15~A13地址线经过74LS138译码，输出的Y7取反，与A12、A11相与，再取反连接到2K的SRAM片选。
5.CPU performs a program; it accesses cache 3800 and accesses main memory 200. Known that Tc = 50ns, Tm = 250ns. Solving that the efficiency (e) and Ta of the cache/memory system.命中率H = N e / （N C + N m）= 3800 / (3800 + 200) = 0.95主存慢于cache的倍率：r = t m / t c= 250ns / 50ns = 5访问效率：e = 1 / [r + (1 – r)H]= 1 / [5 + (1 – 5)×0.95] = 83.3%平均访问时间：t a = t c / e = 50ns / 0.833 = 60ns6.We use 16M*8bit memory chip to form a 64M*16bit main memory module.Required that the capacity of storage be expand, the access time be reduced.Questions:(1) How many 16M*8bit memory chips should be used?(2) Give the address length of each memory chip and address length ofmain memory module.(3) Descript select chip logic functions (片选逻辑函数) of each chip.Descript the connection way among encoder, CPU and memory chips.(4)For an address (2345678)16, give its body number and address inside the body.(1)8个(2)存储器芯片的地址长度为24位。
